CS2000-CP
小数N分频时钟合成&时钟乘法器
特点
Δ-Σ分数N频率合成
概述
该CS2000 -CP是一种非常通用的系统
计时装置，它利用一个可编程的相位
锁定环。的CS2000 -CP是基于混合模拟
登录数字PLL架构包括一个独特的
Δ-Σ分数N频率组合
合成器和数字锁相环。这种架构允许
两个频率合成/时钟生成从
稳定的参考时钟一个低的，以及代
时钟相对于外部噪声的同步抖动
时钟。该设计也是独一无二的，因为它可以产生
低抖动时钟相对于嘈杂的外部的同步
化的时钟频率低至50赫兹。该
CS2000 -CP支持I²C和SPI的完整的软件
控制权。
该CS2000 -CP可在一个10引脚MSOP封装
年龄在商业（ -10 ° C至+ 70 ° C）级。顾客
开发套件也可用于设备evalua-
化。请参阅
为
完整的详细信息。
生成低抖动6 - 75 MHz时钟
从8 - 75 MHz参考时钟
时钟倍频器/抖动降低
- 生成一个低抖动6 - 75 MHz时钟
从抖动或间歇50 Hz至
30 MHz的时钟源
高精度PLL倍频因子
- 最大误差小于1ppm的高
分辨率模式
I²C ™ / SPI ™控制端口
可配置的辅助输出
参考时钟的灵活采购
- 外部振荡器或时钟源
- 支持廉价的本地晶振
最小的电路板所需的空间
- 无需外部模拟环路滤波器
组件
–
3.3 V
时序参考
频率参考
PLL输出
锁定指示
I²C / SPI
软件控制
I2C / SPI
辅
产量
8 MHz到75 MHz的
低抖动时序
参考
小数N分频
频率合成器
6 〜75兆赫
PLL输出
输出输入
倍频
N
50赫兹到30兆赫
频率
参考
数字PLL &分数
N个逻辑
输出输入
倍频
版权
Cirrus Logic公司， 2009年公司
（版权所有）
AUG 09
DS761F1
CIRRUS [ CIRRUS LOGIC ]
