CRD5381
1.2
1.2.1
CS8421输出的接口时钟域
CS8421输出系统时钟
的CS8421串行输出被配置为系统时钟从设备。其优点是：
•
•
•
输出的采样速率取决于输入的字时钟（ OLRCK ） ，由用户设置的频率。
多个CS8421设备输出是同步的。
多个设备可以在时分复用（ TDM）的多通道接口格式被构造。
作为第4页中提到的“ CS8421输入运算模式” ，则CS8421的输入被设定为一个
主，与主时钟频率= 128 * Fsi的（或ILRCK ） 。为了适应这种串行输入模式，并
设置串行输出从机， MS_SEL引脚连接到+3.3 V.
1.2.2
串行音频输出端口选项中选择数据的分辨率和抖动，并
该CS8421提供了多种选择的串行音频输出端口。这些选项包括：
•
•
左对齐，右对齐， I²S和TDM的输出数据格式
SRC中的音频输出数据的分辨率可以设定为16，20 ，24或32位。抖动的应用，是
自动缩放到所选的输出字的长度。这种抖动是不是左边之间相关性
右声道。
输出字长和串行数据格式被选择以任一上拉或下拉电阻器，连接
到CS8421的SAOF引脚。请参阅表3中的CS8421数据手册[ 3 ] 。
该CRD5381的串行音频输出配置在任双24位左对齐格式操作
或4通道的24位的TDM输出。
1.2.3
时钟
为了确保CS8421的适当操作，附着于XTI必须同时时钟或晶体
满足LRCK为输入和输出如下的要求：
•
•
•
如果输入设置为MASTER， Fsi的
≤
XTI / 128和FSO
≤
XTI/130.
如果输出被设定为掌握，FSO
≤
XTI / 128和FSI
≤
XTI/130.
如果输入和输出都设置为奴， XTI
≥
130 * [最大（FSI ，FSO ） ， XTI / Fsi的< 3750和XTI / Fso的<
3750.
在此数据表中的示例应用程序，将输入的串行端口设置为主控，并产生串行
时钟为XTI / 128的采样速率。输出串行端口设置为从属，并能获赠左右时钟
就是说
≤
XTI / 130 。串行位时钟频率始终是64 *左右时钟。
1.2.4
SRC锁定和的Varispeed
SRC中计算输入采样率和输出的采样率之间的比例，并使用此IN-
形成于设置在源SRC块内的各种参数。在SRC大约需要4200 / Fso的
（ 8.75 ms的电影服务统筹科48千赫） ，使这个计算。
该SRC_UNLOCK销是用来表示当SRC没有锁定。当RST有效，或者是否有
是的Fsi或订明的变化， SRC_UNLOCK将被设置为高。该SRC_UNLOCK销将继续成为高
直到SRC重新获得锁定并定居，此时它将会变为低电平。当SRC_UNLOCK
引脚设置为低电平，则SDOUT输出有效的音频数据。这可以用来通知一个DAC来取消静音输出。
DS563RD1
5
CIRRUS [ CIRRUS LOGIC ]
