CS4329
模拟特性（续）
参数
符号
（注5 ）
民
1.90
-
-
4
-
典型值
2.0
2.2
3
-
-
最大
2.10
-
15
-
100
单位
VRMS
V
mV
kΩ
pf
模拟输出
差分满量程输出电压
输出共模电压
差分偏移
交流负载电阻
负载电容
注意事项： 1，三角PDF抖动后数据
R
L
C
L
2.自动静音活跃。参见参数定义
3.通带和阻带边缘的规模与频率。对于输入的采样率，FS ，超过48 kHz的其他，
通带边缘是0.4535 × Fs和阻带边缘是0.5465 × Fs的。
4.群时延为FS = 48 kHz的25/48千赫= 520
µs
5.指定一个全差分输出± （ （ AOUT + ） - （ AOUT- ） ） 。参见图12 。
开关特性
至4.75伏; ç
L
= 20 pF的）
参数
输入采样率
MCLK脉冲宽高
MCLK脉冲宽度低
MCLK脉冲宽高
MCLK脉冲宽度低
MCLK脉冲宽高
MCLK脉冲宽度低
外部SCLK模式
SCLK脉冲宽度低
SCLK脉冲宽高
SCLK周期
(T
A
= -10 〜70℃ ;逻辑0 = AGND = DGND ;逻辑1 = VD = VA = 5.25
符号
Fs
民
1
10
10
21
21
31
32
20
20
1 -
-------------------
128
(
Fs
)
MCLK / LRCK = 512
MCLK / LRCK = 512
MCLK / LRCK = 384
MCLK / LRCK = 384
MCLK / LRCK = 256
MCLK / LRCK = 256
t
SCLKL
t
SCLKH
t
SCLKW
t
SLRD
t
单反相机
t
sdlrs
t
SDH
t
SCLKW
t
sdlrs
t
SDH
t
SDH
典型值
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
最大
50
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
单位
千赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
SCLK上升到LRCK边沿延迟
SCLK上升到LRCK边缘建立时间
SDATA有效到SCLK建立时间上升
SCLK上升沿到SDATA保持时间
内部SCLK模式
SCLK周期
SCLK / LRCK = 64
SDATA有效到SCLK建立时间上升
SCLK上升沿到SDATA保持时间
SCLK上升沿到SDATA保持时间
MCLK / LRCK = 256或512
MCLK / LRCK = 384
20
20
20
20
1 -
----------------
64
(
Fs
)
1 -
------------------- + 10
512
(
Fs
)
1 -
------------------- + 15
512
(
Fs
)
1 -
------------------- + 15
384
(
Fs
)
DS153F1
3
CIRRUS [ CIRRUS LOGIC ]
