CS42L55
VA
AGND
FILT +
VQ
AFILTA
AFILTB
AIN2A
AIN2B
AIN1A
AIN1B
AIN2REF
AIN1REF
HPDETECT
RESET
VLDO
VDFILT
VL
SDOUT
MCLK
SCLK
GND /
散热垫
17
18
19
20
21
22
23
25
26
28
24
27
29
30
31
32
33
34
35
36
-
模拟电源
（输入）
- 电源的内部模拟部分。
模拟地
（输入） - 为内部模拟部分的参考地。
正参考电压
（输出）
-
正参考电压为内部采样电路。
静态电压
（输出）
-
为内部静态电压滤波器连接。
抗混叠滤波器连接
（输出） - ADC的输入端抗混叠滤波器的连接。
模拟量输入
（输入）
-
满量程电平的模拟输入特性规范规定
表。
假的Diff 。模拟输入参考
（输入） - 为可编程增益amplifi-接地参考
ERS （ PGA ） 。
耳机检测
（输入） - 关闭线和/或耳机的左和/或右声道
输出如上述
和
RESET
（输入） - 该器件进入低功耗模式时，该引脚被拉低。
低压差稳压器（ LDO ）电源
（输入）
- 电源的LDO稳压器。
低压差稳压器（ LDO ）过滤器连接
（输出）
- 从LDO稳压电源
它提供了低电压电源向所述数字部分。
数字接口电源
（输入） - 确定需要的信号电平的串行音频接口
和I²C控制端口。
串行音频数据输出
（输出） - 输出为二的补码的串行音频数据。
主时钟
（输入） - 时钟源的delta-sigma调制器。
串行时钟
（输入/输出）
-
串行时钟的串行音频接口。
对于内部电荷泵和数字部分的参考地;热救济垫。看
了解更多信息。
1.1
I / O引脚特性
输入和输出电平以及相关的电源电压示于下表中。逻辑电平
应不超过对应的电源电压。
动力
供应
引脚名称
RESET
SCL
SDA
MCLK
I / O
输入
输入
输入/输出
输入
输入/输出
输入/输出
产量
输入
输入
VL
LRCK
SCLK
SDOUT
SDIN
HPDETECT
VA
国内
连接
-
-
-
-
弱上拉
(~1 MΩ)
弱上拉
(~1 MΩ)
-
-
-
司机
-
-
CMOS /漏极开路
-
1.8 V - 3.3 V ， CMOS
1.8 V - 3.3 V ， CMOS
1.8 V - 3.3 V ， CMOS
-
-
接收器
1.8 V - 3.3 V ，具有迟滞
1.8 V - 3.3 V ，具有迟滞
1.8 V - 3.3 V ，具有迟滞
1.8 V - 3.3 V
1.8 V - 3.3 V
1.8 V - 3.3 V
1.8 V - 3.3 V
1.8 V - 3.3 V
1.8 V - 2.5 V ，具有迟滞
DS773F1
9
CIRRUS [ CIRRUS LOGIC ]
