CS42448
DAC_SDIN1
DAC_SDIN2
DAC_SDIN3
DAC_SDIN4
DAC_SCLK
17
16
15
14
18
DAC的串行音频数据输入
（输入） - 输入为二的补码的串行音频数据。
DAC的串行时钟
（输入/输出）
- 串行时钟DAC的串行音频接口。输入频率
必须是在TDM信数字接口格式256xFs 。
DAC左/右时钟
（输入/输出） - 确定哪个通道，左或右，是目前
活跃在DAC的串行音频数据线。标志着一个新的TDM帧的开始，在TDM数字
接口格式。
辅助左/右时钟
（输出） - 确定哪个通道，左或右，是目前活跃
在辅助串行音频数据线。来自ADC的串行端口衍生和等于Fs的。
辅助串行时钟
（输出）
- 串行时钟辅助串行音频接口。
辅助串行输入
（输入） - 提供一个附加的串行输入为二的补码序列
音频数据。只用于TDM信数字接口格式。
DAC_LRCK
19
AUX_LRCK
AUX_SCLK
AUX_SDIN
AOUT1 +， -
AOUT2 +， -
AOUT3 +， -
AOUT4 +， -
AOUT5 +， -
AOUT6 +， -
AOUT7 +， -
AOUT8 +， -
AGND
VQ
VA
AIN1 + ， -
AIN2 +， -
AIN3 +， -
AIN4 +， -
AIN5 +， -
AIN6 +， -
AIN5 A，B
AIN6 A，B
20
21
22
26,25
27,28
30,29
31,32
差分模拟输出
（输出） - 满量程模拟输出电平的模拟指定
34,33特性表。的差分输出的每个腿，也可以使用单端。
36,37
39,38
40,41
42,56
模拟地
（输入） - 为模拟部分的参考地。
43
44,53
静态电压
（输出） - 内部静态参考电压滤波连接。
模拟电源
（输入） - 为模拟部分电源正极。看
46,45
48,47
差分模拟输入
（输入） - 信号进行差分介绍或单端的
50,49
Δ-Σ调制器。满量程输入电平的模拟特性指定的试样
52,51
fication表。请参阅下面的AIN5 - AIN6在单端模式的描述。
58,57
60,59
单端模拟输入
（输入） - 当立体声ADC3在单端模式下，内部
58,57模拟复用器允许2个通道，用于模拟输入AIN5和AIN6之间的选择（见
60,59
有关详细信息） 。每个输入的未使用的脚在内部连接到公共
模式。满量程输入电平被指定在模拟特性表。
35
54
55
61
63
64
静音控制
（输出） - 用作外部静音电路，以防止点击和控制
啪啪可以发生在任何单一供应系统。
正参考电压
（输出） - 正参考电压为内部采样税务局局长
在DAC cuits 。
正参考电压
（输出） - 正参考电压为内部采样税务局局长
ADC的cuits 。
打断
（输出） - 信号任一个ADC溢出状态中已经发生的一个或多个的
ADC输入，或者一个时钟误差发生在DAC / ADC如在中断寄存器中指定。
串行控制端口时钟
（输入） - 串行时钟的控制端口接口。
串行控制数据I / O
（输入/输出） - 输入/输出I2C数据。输出SPI数据。
MUTEC
FILT + _DAC
FILT + _ADC
INT
SCL / CCLK
SDA / CDOUT
DS648F3
7
CIRRUS [ CIRRUS LOGIC ]
