欢迎访问ic37.com |
会员登录 免费注册
发布采购

CDB4398 参数 Datasheet PDF下载

CDB4398图片预览
型号: CDB4398
PDF下载: 下载PDF文件 查看货源
内容描述: 120分贝192千赫多位DAC具有音量控制 [120 dB, 192 kHz Multi-Bit DAC with Volume Control]
分类和应用:
文件页数/大小: 46 页 / 767 K
品牌: CIRRUS [ CIRRUS LOGIC ]
 浏览型号CDB4398的Datasheet PDF文件第8页浏览型号CDB4398的Datasheet PDF文件第9页浏览型号CDB4398的Datasheet PDF文件第10页浏览型号CDB4398的Datasheet PDF文件第11页浏览型号CDB4398的Datasheet PDF文件第13页浏览型号CDB4398的Datasheet PDF文件第14页浏览型号CDB4398的Datasheet PDF文件第15页浏览型号CDB4398的Datasheet PDF文件第16页  
CS4398  
SWITCHING CHARACTERISTICS  
(Inputs: Logic 0 = GND, Logic 1 = VLS, CL = 20 pF)  
Parameters  
Symbol  
Min  
Typ  
Max  
Units  
Input Sample Rate  
Single-Speed Mode  
Double-Speed Mode  
Quad-Speed Mode  
Fs  
Fs  
Fs  
30  
50  
100  
-
-
-
54  
108  
216  
kHz  
kHz  
kHz  
MCLK Frequency  
MCLK Duty Cycle  
LRCK Duty Cycle  
SCLK Pulse Width Low  
SCLK Pulse Width High  
SCLK Period  
See Tables 1 & 2 (page 21) for compatible frequencies  
40%  
45%  
20  
-
50  
-
60%  
55%  
t
-
-
ns  
ns  
sclkl  
t
20  
-
sclkh  
Single-Speed Mode  
Double-Speed Mode  
Quad-Speed Mode  
1
--------------------  
t
t
t
-
-
-
-
-
-
ns  
ns  
ns  
sclkw  
(128)Fs  
1
-----------------  
sclkw  
sclkw  
(64)Fs  
2
----------------  
MCLK  
SCLK rising to LRCK edge delay  
t
20  
20  
22  
20  
-
-
-
-
-
-
-
-
ns  
ns  
ns  
ns  
slrd  
SCLK rising to LRCK edge setup time  
SDATA valid to SCLK rising setup time  
SCLK rising to SDATA hold time  
t
slrs  
t
sdlrs  
t
sdh  
LRCK  
t
t
sclkh  
slrs  
t
slrd  
t
sclkl  
SCLK  
t
t
sdh  
sdlrs  
SDATA  
Figure 2. Serial Mode Input Timing  
12  
DS568F1