CS5166
应用信息：继续
图17示出了调节之间的关系
输出电压V
FB
和电源良好信号。为了防止
电源良好不必要的中断CPU
CS5166具有一个内置的延迟，以防止噪声在V
FB
针
从切换电源好。内部时间延迟是
设计上采用约75μs的电源好走低，
对于为65μs它来恢复。这使得电源良好信号
完全不受出监管条件
所存在的持续时间小于内置的延迟
（参见图18）。
因此，要求的输出电压达到一个
从监管或监管水平，至少在内置
在电源就绪信号之前的延迟时间持续时间
改变状态。
选择外部元件
的CS5166降压调节器能够在宽的范围内使用
外部功率元件，以优化的成本和
特定设计的性能。下面的信息
化可作为一般准则，以帮助他们
选择。
NFET功率晶体管
两个逻辑电平与标准场效应晶体管都可以使用。在为参考
ENCE设计源于12V电源栅极驱动它
一般可大多数计算机系统中，利用
逻辑电平场效应管。电荷泵可以轻松implement-
ED ，支持5V系统只。多个场效应管的可能标准杆
alleled ，以减少损失，提高效率和热
管理。
加到FET栅极电压取决于应用
化电路使用。上部和下部栅极驱动器输出
被指定来车往内的地面1.5V的时候
低的状态，并在各自的偏置电源的2V
在高状态的时候。在实践中，FET栅极将是
驱动轨至轨由于超调造成的电容
加载它们呈现给控制器IC 。对于典型的应用程序
阳离子其中V
CC
= 12V和5V作为源
调节器的输出电流，下面栅极驱动
提供：
V
GS （ TOP）
= 12V - 5V = 7V, V
GS （下）
= 12V,
（参见图20） 。
迹线1 PWRGD （ 2V / DIV ）
跟踪4 V
FB
(1V/div)
图18 ：电源好是不敏感的出监管条件
存在的持续时间小于所述内置延时。
外部输出使能电路
在调节器的开/关控制，可以实现
通过增加两个额外的分立康波
堂费（参见图19）。此电路通过拉动操作
软启动引脚为高电平，而我
SENSE
引脚为低电平，模拟一个电流
租限制条件。
5V
MMUN2111T1 （ SOT -23 ）
追踪3 =
门（H）的
(10V/div.)
迹线1 =
门（H）的
- 5V
IN
跟踪4 =
门（L）的
(10V/div.)
跟踪2 =电感开关节点（ 5V / DIV ）。
5
图20 ：栅极驱动波形描绘了轨至轨摆动。
SS
CS5166
8 I
SENSE
IN4148
关闭
输入
图19 ：实施与CS5166关机。
12
CHERRY [ CHERRY SEMICONDUCTOR CORPORATION ]
