初步
CM3202
应用信息（续）
VDDQ
VTT （= VDDQ / 2）
RT = 25
RS = 25
VDDQ
LINE
接收器
VREF （= VDDQ / 2）
发射机
图1.典型的DDR端子， II类
在V
TT
功率的要求是正比于num-
数据线误码率和终止的电阻
电阻器，但不与存储器的大小而变化。在一个典型
卡尔的DDR数据总线系统中，每个数据线连接
可以随时消耗16.2 mA的实现
405 mV的最小过V
TT
需要在接收器：
405mV-
I
terminaton
= --------------------- = 16.2毫安
Rt
(
25Ω
)
和二象限V
TT
终端稳压器具有
灌电流和源能力为± 2A 。在V
DDQ
线性稳压器使用的PMOS导通元件为一个非常
低压差电压，通常为500mV ，在2A的输出。
Ⅴ的输出电压
DDQ
可以由外部设定
分压器。第二输出，V
TT
，稳定在
V
DDQ
/ 2由一个内部电阻分压器。在V
TT
法规
器可以输出，以及水槽，高达2A的电流。该
CM3202是专为优化运行从标称值为
INAL 3.3VDC公交车，但可以与VIN工作高达5V 。
当以较高的VIN电压下工作，必须注意
考虑到增加的封装功耗
和按比例增加热量的产生。
V
REF
通常路由到具有输入阻抗高，
诸如比较，用小的电流消耗。一个腺
保有足够V
REF
可以用一个简单的电压被创建
从V分频器的精度，匹配电阻
DDQ
to
地面上。一个小的陶瓷旁路电容，也可
改善噪声性能增加。
输入和输出电容器
的CM3202要求至少一个220
μ
μF电解
电容靠近V
IN
销为稳定并
保持负载瞬变期间在输入总线电压。
新增47
μ
在V之间F的陶瓷电容
IN
和GND ，位于尽可能接近那些
销，建议以确保稳定性。
最少一个220μF的电解电容是中建议
谁料为V
DDQ
输出。另外一个4.7μF
在V之间的陶瓷电容器
DDQ
和GND ，位于
非常靠近这些引脚，值得推荐。
最少220
μ
男，电解电容是中建议
谁料为V
TT
输出。该电容应该有
低ESR ，以达到最佳的输出瞬态响应。 SP
或OSCON电容具有低ESR高频
昆西，因而是一个不错的选择。另外，代替
a 4.7
μ
在V之间F的陶瓷电容
TT
引脚和
GND ，非常靠近这些引脚。总的ESR
必须足够低，以保持暂态内
V
TT
为40mV的供源，以在过渡期间窗口
下沉。为± 0.5A ，平均需要当前步骤：
40mV
-
ESR
＆ LT ;
-------------- = 40mΩ
1A
一个典型的64 MB的SSTL -2内存的系统，与128
终止线，具有最坏情况最大V
TT
支持
帘布层电流高达± 2.07A 。但是， DDR内存
系统是动态的，并且理论峰值电流
只出现了很短的持续时间，如果他们出现在所有。
这些高电流峰值可以通过V处理
TT
外部电容。在实际的存储系统，犯人
连续的平均V
TT
在正常操作电流电平
小于±200 mA的电流。
在V
DDQ
电源，除了供给电流
租到存储器组，也可以提供给电流
控制器和其他电路。目前的典型水平
保持美云的范围为0.5A至1A的范围内，与峰达
到2A或更多，这取决于存储器大小和
正在执行计算操作。
紧跟踪的要求和需要进行V
TT
to
水槽，以及源极，电流提供独特的挑
lenges的供电DDR SDRAM 。
CM3202稳压器
该CM3202双输出线性稳压器提供所有
DDR内存相结合的电力需求
两个线性稳压器到一个单一的TDFN -8或SOIC- 8
封装。 V
DDQ
稳压器可提供高达2A的电流，
©
2006年加利福尼亚微设备公司保留所有权利。
两个输出将保持稳定和调控，甚至
在轻载或空载状态。
8
490 N.麦卡锡大道，加利福尼亚州米尔皮塔斯95035-5112
l
联系电话： 408.263.3214
l
传真： 408.263.7846
l
www.cmd.com
05/08/06
CALMIRCO [ CALIFORNIA MICRO DEVICES CORP ]
