产品speci fi cation
TMC22091/TMC22191
引脚说明
引脚数
引脚名称
钟
PXCK
79
60
TTL
主时钟输入。
这20至30兆赫的时钟是内部
2分频以产生内部像素时钟， PCK ，其中
低电平复位力低。 PXCK驱动整个
TMC22x91 ，除异步微处理器接口
和半同步的LDV数据的输入时钟。所有内部
寄存器被选通PXCK的上升沿。
像素数据加载时钟。
上的LDV的每个上升沿，数据
PD
23-0
被锁存到输入预置寄存器，用于转移
插入PCK的下一个上升沿输入信号分离器。
像素数据输入。
在YC
B
C
R
， GBR ，RGB和颜色索引
模式，像素数据输入TMC22x91上PD
23-0
。具体
格式在图1a和1b中。 LDV是时钟
控制象素数据的加载。
水平同步I / O 。
在主控和同步模式下，
TMC22x91该引脚上输出水平同步。在从模式下，
在TMC22x91接受并锁定到水平的同步输入
这个引脚（与VVSYNC垂直同步） 。 VHSYNC和
VVSYNC必须一致，因为它们移入
TMC22x91上PXCK的同一上升沿。
垂直同步I / O 。
在单独的V和H同步和主
同步锁相模式中， TMC22x91输出垂直同步块
（ VVSYNC低电平为2.5（ PAL），或在其上3（ NTSC）的线
发生垂直同步脉冲） 。在复合同步（ H和V同步
在相同的信号）主和同步模式下， TMC22x91
输出水平同步，垂直同步和均衡过
该引脚。在从模式下， TMC22x91接受并锁定到
在这个引脚垂直同步输入（与水平同步
VHSYNC ） 。 VHSYNC和VVSYNC必须一致，例如
它们移入TMC22x91在同一崛起
PXCK的边缘。
像素数据控制。
在主控模式下， TMC22x91力量
PDC HIGH，当且仅当它想要从有效视频
帧缓冲器。在消隐（同步，均衡，破裂，
门廊） ，它会强制PDC低，信号，它会忽略任何
提出了PD数据
23-0
。当PDC被用作输入，
迫使高时， TMC22x91期间接收PD
活动视频状态。
硬件密钥输入。
当HKEN控制位被置高
和硬件键销，键，则高，视频数据输入上
CVBS
7-0
被路由到复合输出。这种控制
信号被流水线化，使得呈现给PD端口像素
当被调用的关键信号处于软的中点
关键的过渡。当HKEN为低，主要是忽略不计。像PD
数据，重点移入TMC22x91上的上升沿
LDV 。
84引脚100引脚
PLCC
MQFP
价值
引脚功能说明
LDV
78
59
TTL
帧缓存接口
PD
23-0
52-63,
66-77
26, 27,
31-40,
43-51,
56-58
80
TTL
VHSYNC
12
TTL
VVSYNC
13
81
TTL
PDC
11
77
TTL
关键
4
70
TTL
7
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
