TMC22071A
产品speci fi cation
引脚德网络nitions
（续）
引脚数
引脚名称
GHSYNC
68针
PLCC
12
100 PIN
MQFP
32
PIN TYPE
CMOS
功能
水平同步输出。
当TMC22071A被锁定到
输入的视频，在GHSYNC引脚提供一个负向脉冲
后的水平同步脉冲的下降沿。有一个固定的
的PXCK时钟周期的相邻下降沿之间的数
GHSYNC ，除了以下录像机头部开关。
垂直同步输出。
当TMC22071A被锁定到输入
视频，所述GVSYNC引脚提供一个负向边沿之后的
开始的垂直消隐间隔的第一个帧同步脉冲的。
复合输出的总线。
8比特的复合视频数据被输出在此
公交车在1/2 PXCK率。在水平同步，字段ID ，子载波
频率和载波相位可这个总线上。
数据L / O端口。
微处理器的数据端口。所有控制参数是
在这个1位装入，并从控制寄存器回读
总线。
mP
端口控制。
微处理器地址总线。的低电平输入
将加载的L / O端口移位寄存器的三维数据
0
和CS 。一个高
传送L / O端口移位寄存器的内容写入控制寄存器
在CS的最后一个下降沿。
片选。
当CS为高电平，D
0
处于高阻抗状态，并
忽略不计。当CS为低电平时，微处理器可以读取或写入ð
0
数据写入控制寄存器。
主复位输入。
将RESET LOW势力的内部状态
机器的启动状态，加载控制寄存器与
缺省值，并禁止输出。将RESET重启高
在TMC22071A在默认模式。
总线读/写控制。
当R / W和A
0
较低时，该
微处理器可以写入控制寄存器在d上方
0
。当R / W
是高和一
0
低，状态寄存器的内容被读
在d上方
0
.
中断输出。
该输出为低电平，如果内部水平相
锁定环被解锁相对于传入为128或更多视频
每场行。锁被建立后， INT变为高电平。
HSYNC锁定标志。
此输出，当高电平表示
输入的水平同步已内所检测到的
±16
像素
在时间窗口由以前的同步脉冲成立。 LOW时，它
表示输入的水平同步尚未内所找到的
预期时间框架。有效的，如果时间稳定将切换
输入视频是这样的，同步的定位变化超过
±16
个像素，或者如果偶然的水平同步脉冲丢失。
数字视频
GVSYNC
13
33
CMOS
CVBS
7-0
11-9, 6-
2
30-28,
25-21
CMOS
mP
升/ O
D
0
66
9
TTL
A
0
60
1
TTL
CS
62
5
TTL
RESET
64
7
TTL
读/写
61
4
TTL
INT
67
17
TTL
有效
14
34
TTL
5
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
