TMC22071A
产品speci fi cation
0
0 0 0
SRESET
格式
7
8
0 0
VGAIN
来源
TEST
SUBPIX
15 16
23
TEST
（ LSB ）
24
0 0 0 1
LEADLAG
AGC
FREERUN
31 32
39 40
0 0 0 0 0
0 0
LEADLAG
46
状态寄存器
47
54 55
58
颜色
（ LSB ）
LOCK
BLKAMP
（MSB）
TEST
TEST
图4.控制寄存器映射
控制寄存器位功能
位
0
名字
SRESET
功能
软件复位。低电平时，复位和保持内部状态机，复位控制
与先前写入的值注册，并禁止输出驱动器。当高，
SRESET启动和运行状态机， PXCK ，并使输出。
输入信号格式中进行选择。
位3是MSB。
000 NTSC的12.27 Mpps的。
001 NTSC 13.5 Mpps的。
010保留。
011保留。
100 PAL 13.5 Mpps的。
101保留。
11X保留。
4-6
7,8
TEST
来源
出厂检验控制位。这些应该被设置为低电平。
视频源选择。比特8是MSB。
00 V
IN1
01 V
IN2
1X V
IN3
9
10-11
12-16
VGAIN
TEST
SUBPIX
视频增益。当低，增益设置为单位。当高电平时，增益设定为1.5倍。
出厂检验控制位。这些应该被设置为低电平。
这些控制位允许的HSYNC ， VSYNC ，和采样时钟将时间错开
-16/32到+15/32像素。位16为二进制补码的MSB 。当SUBPIX 00
h
,
HSYNC和输入的视频受到LEADLAG 。 18的值
h
HSYNC延迟
1/4像素。 08值
h
推进HSYNC 1/4像素。
这个控制字允许HSYNC和VSYNC是时移-122到132的LDV
周期。当LEADLAG是7B
h
， HSYNC和输入的视频是在对准。的值
83
h
延迟HSYNC 8 LDV周期。 73值
h
推进HSYNC 8 LDV
周期。比特24是最高有效位。
1-3
格式
17-24
LEADLAG
8
TEST
TEST
GRSONLY
65-22071-06
TEST
BPFOUT
DCLAMP
VCR / TV
CVBSEN
STVAL
TEST
TEST
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
