产品speci fi cation
TMC2193
引脚德网络nitions
（续）
引脚名称
PXCK
引脚数
95
价值
TTL
描述
像素时钟输入。
PXCK是一个时钟信号周期的两倍
的像素数据的采样率。公司经营范围是20〜
30兆赫。时钟在内部被分成2生成
内部像素时钟， PCK 。 PXCK驱动整个TMC2193
除了异步微处理器接口。
主控芯片复位。
低电平时，所有输出三态，
内部状态机和控制寄存器复位。在
上升沿复位的边缘，所有的输出是活动的，所述的预置值
将被装入控制寄存器和内部状态
机开始工作。
垂直同步输入。
当在工作的奴隶，同步锁相，或
DRS -锁定TMC2193将开始一个新的垂直领域，每个
下降VSIN边缘是一致HSIN 。
字段标识符。
字段标识符输出电流场数。
对于通过所有的视频标准领域的标识符将循环
8计数。
水平同步输出。
HSOUT对象素的对齐
数据端口或端口DCVBS由控制寄存器控制
TSOUT 。
垂直消隐间隔线标识。
行标识
当前的行号的第31行。如果行数是
大于31则LINE是11111b 。具有垂直的第一行
锯齿形被认为是线0 。
像素数据控制。
当PDCDIR = LOW ：
在上升沿，下一个像素开始一
在PD的数据控制斜坡。在一个下降沿之前，对像素
在坡道上一次使用的PD 。上升沿被确定
由PDCCNT控制寄存器， PDC的下降沿是
由水平定时寄存器决定。
当PDCDIR = HIGH ：
PDCIN用于覆盖内部
PDC 。当高，内部控制PDC的空白，
退消隐窗口。当LOW ，视频仍然冲裁
无论是内部的PDC 。所有边缘具有相同的斜坡
控制作为内部的PDC 。
VSOUT
75
TTL
垂直同步输出。
VSOUT对象素的对齐
数据端口或端口DCVBS由控制寄存器控制
TSOUT 。
综合数据输入
叠加控制
组件数据输入
可选择同步或仅参考中点D / A
复合材料或绿色的D / A
亮度或蓝色的D / A
色红或D / A
复合D / A可选键控
5
RESET
94
TTL
VSIN
55
TTL
SYNC &控制输出（ 11针）
荧光检测器[2：0 ]
81–83
TTL
HSOUT
74
TTL
线[4：0 ]
76–80
TTL
PDC
73
TTL
数据输入（ 39针）
CVBS [9：0 ]
OL [4 ：0]的
PD [ 23：0]
参考文献。 DAC
DAC1
DAC2
DAC3
DAC4
REV 。 1.0 03年3月26日
84–93
21–25
27–38, 41–52
19
15
10
5
2
TTL
TTL
TTL
0.675Vp-p
1.35Vp-p
1.35Vp-p
1.35Vp-p
1.35Vp-p
模拟接口 - 视频输出（ 5针）
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
