图5 - 时序图2
CLK
t
D1
表二 - 时序参数
参数
CLK高到数据有效
OE非活动为HiZ
OE有效到数据有效
1
符号
t
D1
t
D2
t
D3
最小典型最大
18
10
10
24
16
16
40
1
30
30
单位
ns
ns
ns
数字
输出
t
D2
t
D3
条件：负载电容= 20 pF的，V
OH
= 3.3 V
OE
FFT图
典型的微分线性误差（ DLE ）
测试条件：
ƒ
IN
= 2 MHz的
ƒ
CLK
= 4.4兆赫
PGA增益= 18分贝
R
EXT
= 1.08 kΩ
ADC输入（邮政PGA ） = -5.4 dBFS的
T
A
= +25 °C
测试条件：
ƒ
IN
= 75千赫
ƒ
CLK
= 4.4兆赫
DLE （ LSB ）
PGA增益= 0分贝
接近满量程输入
双音互调FFT
100
95
90
85
80
无杂散动态范围
0.9兆赫，低
0.9兆赫，地中海
0.9兆赫，高
2兆赫兹，高
2兆赫兹，医学
SFDR （ DBC）
75
70
2兆赫兹，低
65
60
55
50
3 MHz的高
3兆赫，地中海
测试条件：
ƒ
1
= 890千赫
ƒ
2
- 900千赫
ƒ
CLK
= 4.4兆赫
PGA增益= 6分贝
3 MHz的低
R
EXT
= 1.43 kΩ
ADC输入（邮政PGA ） = -8.0 dBFS的
T
A
= +25 °C
45
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
在ADC输入复合电平（ dBFS的）
0
5 V
P-P
测试条件：
MED ：v
EXT
= 1.24千欧@ 109毫安
10 MSPS ， 5 V ，25°C
低，R
EXT
= 1.43千欧@ 96毫安高，R
EXT
= 1千欧@ 129毫安
SPT8100
8
1/9/02
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
