图3 - 模拟等效输入电路
VCC
时钟输入
该SPT7922是从一个单端TTL输入（CLK）来驱动。
在CLK脉冲宽度（ tpwH ）必须保持15纳秒之间
300毫微秒，以确保内部的适当操作轨迹 - 和 -
保持放大器。 （见时序图）。当操作该
SPT7922的采样速率高于3 MSPS ，这是中建议
修补的时钟输入的占空比保持在50 ％至
优化性能。 （见图4 ）模拟输入
信号被锁定在CLK的上升沿。
时钟输入必须由快TTL逻辑来驱动（Ⅴ
IH
≤4.5
V,
T
上升
<6 NS ） 。在事件的时钟由一个高驱动
电流源，使用100
Ω
电阻串联限流
至约45毫安。
图4 - SNR VS时钟占空比
67
65
VIN
模拟预分频器
VFT
VEE
信噪比（分贝）
模拟输入范围会按比例缩放就
于参考电压，如果需要不同的输入范围。
对设备操作的最大缩放因子是
±
的20％
Ⅴ的建议的参考电压
FT
和V
FB
。然而
曾经，因为该设备是激光调整优化perfor-
与曼斯
±
2.5伏参考，该装置的精度
会降低，如果操作超出了
±
2 ％的范围内。
推荐的参考驱动器电路的一个例子是
如图2所示。 IC1是REF -03 ，在+ 2.5V的参考用
0.6 ％或+/- 0.015 V的宽容电位器R1是
10 kΩ和支持最小可调范围可达
150毫伏。 IC2的建议是一种OP -07或等效
装置。 R2和R3必须相互匹配，在0.1％内具有良好的
TC跟踪保持V之间的0.3 LSB匹配
FT
和
V
FB
。如果0.1％的匹配不被满足，则电位器R4可以是
用于调整在V
FB
电压到需要的水平。 R1和R4
应进行调整，使V
ST
和V
SB
正是+2.0 V
和-2.0 V分别。
以下错误的定义：
+ FS误差=阶梯偏移电压的顶端=
Δ （ + FS
-V
ST
)
-FS错误=阶梯偏移电压的底部=
Δ （ -FS
-V
SB
)
其中+ FS （满刻度）的输入电压被定义为
输出1 LSB的1-10和1-11的上述转型
该-FS输入电压被定义为下面的输出为1 LSB
对0-00和0-01的过渡。
模拟量输入
V
IN
是模拟输入。满量程输入范围是80％
基准电压或
±2
伏V
FB
= -2.5 V和
V
FT
=+2.5 V.
模拟输入驱动器的要求是最小的，当
相对于传统的闪存器，由于
只有5 pF的的SPT7922的极低的输入电容和
为300 kΩ的非常高的输入阻抗。例如，对于一个输入
信号
±
2 V峰峰值为10 MHz的输入频率，峰值
所需要的驱动电路的输出电流仅628
µA.
63
61
59
57
TPWH
55
53
51
30
35
40
45
50
55
60
65
70
75
TPWL
税
t
威尔斯亲王医院
=
周期
t
PWL
正时钟脉冲的占空比（ ％ ）
数字输出
输出数据（D0 - D11）的格式为标准二进制。
（见表二。 ）的输出被锁存的上升沿
CLK为14 ns（典型值）的传播延迟。存在着一
CLK和有效的输出数据之间的时钟周期的延迟。
（见时序图）。
表二 - 输出数据信息
模拟量输入
> + 2.0 V + 1/2 LSB
+2.0 V -1 LSB
0.0 V
-2.0 V 1 LSB
<-2.0 V
OVERRANGE
D12
1
O
O
O
O
输出代码
D11-DO
1111 1111
1111 1111
1111
111Ø
ØØØØ ØØØØ ØØØØ
OOOO OOOO OOOØ
OOOO OOOO OOOO
（ o表示逻辑0和1之间的闪烁位） 。
数字输出的上升时间和下降时间都没有
对称的。的上升时间的传播延迟是
典型地为14毫微秒和下降时间通常为6纳秒。 （参见图
5 ）在非对称的上升和下降时间创建近似
三方共同8 ns的无效数据。
SPT7922
8
3/10/97
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
