模拟量输入
该SPT7871具有单端模拟输入具有双极
输入电压范围从-1 V至+1 V的双极性输入允许
外部运算放大器相比，界面更简单
单极输入设备。因为输入共模是
0V时，外部运算放大器可在无电压偏移操作
上的输出，从而最大限度地运算放大器的头部空间和
最大限度地减少失真。
此外，向0 V共模允许非常简单的直流
如果加上所需的模拟输入连接。当前驱动器
的COM时的模拟输入要求是最小的
相比于常规的闪速转换器，由于SPT7871的
只有5 pF的低输入电容和非常高的输入
阻抗为150 kΩ的。
时钟输入
的时钟输入端被设计为差分驱动
与ECL电平。
为了获得最佳的噪声性能，时钟
输入的上升时间应是最大的1.5纳秒。由于
此，利用
快
逻辑值得推荐。模拟输入
信号被锁定在CLK的上升沿。
该时钟可以驱动单端，因为NCLK引脚
内部偏置到-1.3 V. NCLK可以悬空，但一
.01
µF
从NCLK旁路电容到AGND是中建议
谁料。注：系统性能可能会因退化
增加时钟噪声和抖动。
指定了SPT7871的性能，并与测试
50％的时钟占空比。然而，在采样率更高
超过80 MSPS ，在动态性能的额外收益
该装置可以通过调节时钟占空比来获得
周期。通常情况下，操作靠近55 ％的占空比将产生
改进的结果。
内部参考电压
该SPT7871集成了一个片上电压参考。
顶部和底部的参考电压分别在内部
绑在其各自的内部参考的顶部和底部
ENCE阶梯。该引脚上的电压参考和
梯（包括梯子的中心）被带出
在设备上的引脚只去耦作用（引脚V
T,
V
M,
和V
B
). A .01
µF
电容应每个引脚上使用，
绑AGND 。看到典型的接口电路（图2 ） 。
内部基准电压源和内部误差校正
灰逻辑无需驱动外部的电压
参考阶梯。事实上，
应该参考电压阶梯
不被驱动
与外部参考电压源作为
内部误差校正电路已经补偿了
内部电压和无改善，将导致。
可用的并且由MINV和LINV引脚控制。
表III中示出了四种可能的输出格式尽可能
MINV和LINV的函数。表二显示输出编码
数据格式与模拟输入电压的关系。
表二 - 输出编码数据格式
V
IN
> + 1.0 V
（ + FS ）
+1.0 V -1 LSB
0.0 V
-1.0 V 1 LSB
（ -FS ）
<-1.0 V
D10
1
0
0
0
0
0
0
0
D9 ... D0 （二进制* ） ... D9 D0 （ 2的比较* ）
11 1111 1111
01 1111 1111
11 1111 1111
01 1111 1111
11 1111 1110
10 0000 0000
01 1111 1111
00 0000 0001
00 0000 0000
00 0000 0000
01 1111 1110
00 0000 0000
11 1111 1111
10 0000 0001
10 0000 0000
10 0000 0000
*请参阅表三为可能的输出格式。
超量程位 - D10
D10是超量程位被置位时的
模拟输入信号由超过正满量程输入
1 LSB 。当这种情况发生时的D10位将被置
逻辑不断高电平，并保持高电平，直到超量程
条件从输入中删除。
所有其他的输出信号也将保持在最大
在整个这个条件编码输出。 D10是不是AS-i
牢固插入一个underscale状态，当输入超过
负满量程。
数字输出数据时序
的数据出现在输出引脚上两个时钟周期后
输入采样与一个额外的输出延迟
一般为3纳秒。的数据被保持有效的一个时钟周期。参考
到图1中所示的时序图。
数字输出控制引脚 - MINV ， LINV
两个数字输出控制引脚控制数字输出
格式。见表三。该MINV为CMOS / TTL -相容
IBLE输入。它反转最显著位（ D9）时，连接到
+5 V的最显著位（ D9 ）是反的，当MINV
是依赖于地面，或漂浮。该MINV引脚在内部上拉
下降到地面。
该LINV为CMOS / TTL兼容的输入。它反转
当连接到+5 V的最低显著位（ D8至D0 ）
至少-显著位（ D8至D0 ）是同相时
LINV是依赖于地面或浮动。该LINV引脚内部
下拉到地。
表三 - 数据输出位
MINV
0V
0V
+5 V
+5 V
LINV
0V
+5 V
0V
+5 V
数据说明
二进制（同相）
二的补（倒）
二的补（反）
二（倒）
数字输出
数字输出格式 - D0 - D9
D0为用于输出的数字数据的最低显著位，和D9
是最-显著位。四个数据输出格式是
SPT7871
5
9/7/98
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
