时钟输入
该SPT7863是由单端TTL输入驱动
时钟。由于SPT7863的激进设计，
从40％的时钟占空比范围为51％ （参见图7
- DLE VS时钟占空比） 。操作超过51 ％的关税
周期可能会导致失码。
图7 - DLE VS时钟占空比
2.0
1.8
1.6
1.4
1.2
1.0
0.8
0.6
0.4
0.2
0.0
0.2
0.4
0.6
0.8
1.0
1.2
数字输出
数字输出端（D0 - D10）是由一个单独的驱动
供应（ OV
DD
）从+3 V至+5 V.此功能
使得有可能以驱动SPT7863的TTL / CMOS
兼容的输出与用户的逻辑系统供应。
输出的数据（ D0- D9）的格式为标准二进制。
（见表三）的输出锁存上升沿
的CLK 。这些输出可以转换为一个三态
通过将模式
EN
高。
表三 - 输出数据信息
OVERRANGE
输出代码
D10
D9–D0
+ F.S 。 + 1/2 LSB
1
11 1111 1111
+ F.S 。 -1/2 LSB
0
1 1 1 1 1 1 1 1 1Ø
+1/2 F.S.
0
ØØ ØØØØ ØØØØ
+1/2 LSB
0
00 0000 000Ø
0.0 V
0
00 0000 0000
（ o表示逻辑0和1之间的闪烁位）
模拟量输入
最低位
超量程输出
超量程输出（ D10 ）是一个迹象表明，
模拟输入信号已经超过了正满
1量程输入电压最低位。当这种情况发生时，
D10将切换为逻辑1。所有其他数据输出（ D0到D9 ）
只要D10保持在逻辑1将保持在逻辑1 。
这一特性使得它可以包括SPT7863中
更高分辨率的系统。
38
40
42
时钟占空比（ ％ ）
44
46
48
50
52
54
56
评估板
该EB7863评估板可用来辅助设计师
在展示SPT7863的全部性能。
该电路板包含一个参考电路，时钟驱动电路，
输出数据锁存器，和一个板上的重建
数字数据。应用笔记描述操作
这个板，以及对所述检测信息
SPT7863 ，也可以。联系工厂价
和可用性。
图8 - ILE VS时钟占空比
2.8
2.4
2.0
1.6
1.2
0.8
0.4
0.0
0.4
0.8
1.2
1.6
2.0
2.4
2.8
38
最低位
40
42
时钟占空比（ ％ ）
44
46
48
50
52
54
56
SPT7863
9
8/21/01
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
