典型接口电路
极少的外部元件即可实现
规定的设备的性能。图1显示了典型的互
使用普通电路中的SPT7734时，脸上的要求
操作。以下各节提供的说明
主要功能和外形的关键性能标准，
考虑用于实现最佳的器件性能。
图1 - 典型接口电路
在REF
(+4 V)
VRHF
VRHS
Vrls
VRLF
VIN
VIN
VCAL
CLK IN
CLK
DAV
AVDD
AGND
DGND * DVDD
D8
高采样率是通过使用多个SAR ADC的实现
在平行的部分，其中每一个样本中的输入信号
序列。每个ADC采用16个时钟周期来完成
转换。的时钟周期分配如下：
表二 - 时钟周期
时钟
1
2
3
4
5-15
16
手术
参考零取样
自动调零比较
自动校准比较
输入采样
9位SAR转换
数据传输
SPT7734
D0
接口
LOGICS
EN
的16相时钟，它是从输入的时钟信号，
同步这些事件。对于相邻的定时信号
ADC的部分通过一个时钟周期移位，使得该模拟
输入由精确地采样到输入时钟的每个周期
一个ADC部分。后16个时钟周期，定时周期
重复。从模拟输入样本，对应的潜伏期
应的数字输出是12个时钟周期。
•由于只有16个比较时，一个巨大的省电
就实现了。
•使用闭环进行自动调零操作
系统中使用的比较器的多个样本
响应于参考零。
FB1
FB2
+D5
+A5
启用/ TRI- STATE
（启用=低电平有效）
FB3
+A5
AGND
DGND
+D5
+
10 µF
+5 V
类似物
+5 V
类似物
RTN
*为了减少闩锁的可能性，避免
连接ADC的DGND引脚到
该系统的数字地面。
+
10 µF
+5 V
数字
RTN
+5 V
数字
•自动校准操作，这校准增益
该MSB参考和LSB参考，也
用闭环系统来完成。的多个样本
增益误差被集成，以产生一个校正电压为
每个ADC部分。
•电容位移电流，它可以诱发SAM-
耦误差，因为只有一个比较器被最小化
样品在时钟周期期间的输入。
•总输入电容是由于该部分非常低
转换器，它不进行采样的信号是隔离的
从输入由传输门。
参考电压
该SPT7734需要使用一个外部电压的
参考驱动参考阶梯偏高。它
必须是3伏至5伏的下侧的范围内
梯通常连接在AGND （0.0 V） ，但也可以运行到
2.0V，与第二参考。模拟输入电压
范围将跟踪测量的总电压差BE-
补间的阶梯感的线条， V
RHS
和V
RLS
.
提供力量和意识水龙头，以确保准确
上下梯子感测线的稳定的设置
电压横跨部件到部件和温度变化。通过
用如图2所示的结构中，偏移量和增益
小于误差
±2
的LSB可制得。
SPT7734
5
1/27/98
注：1） FB3要尽可能接近位于该设备成为可能。
2）应该是FB1和FB2的权利没有任何额外的连接。
3）所有的电容是0.1μF的表面贴装，除非另有规定。
4 ） FB1 ， FB2和FB3为10 μH电感器或铁氧体磁珠。
电源和接地
CADEKA表明，无论是数字和模拟电源
在SPT7734电压，电流从一个单一的模拟而得
供应如图1。独立的数字电源应
用于所有的接口电路。 CADEKA建议使用
该电源配置，以防止可能的闩
了上电时的状态。
操作说明
总体结构的CMOS ADC被显示在
框图。该设计包含16个连续相同
逼近型ADC部分，所有并行操作，一个16
相时钟发生器， 9位16：1的数字输出多
路器，校正逻辑，和一个参考电压发生器
它提供了共同的参考电平为每个ADC部分。
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
