总体概述
该SPT7610是一个超高速单片6位
并行闪存A / D转换器。标称转化率
是1 GSPS ，以及模拟带宽通常是1.4千兆赫。
在以前的闪速转换器的主要进展是
列入参考的64个输入前置放大器
梯子和输入比较器。 （见框图）。
这不仅降低了时钟瞬态回扣的输入
和参考梯由于低交流测试阶段，但也
降低了输入信号的动态状态的效果
输入比较器的锁存特性。
前置放大器作为缓冲液和稳定输入
电容使之保持恒定在不同
输入电压和频率范围。这使得部分
容易驾驶比以前的闪速转换器。预
放大器还添加增益为2的输入信号，以便
每个比较器具有较宽的过载或阈值范围
到“跳闸”进或出的活动状态。这个增益降低
亚稳状态，可在输出端产生误差。
该SPT7610具有真差分模拟和数字数据
从前置放大器的输出缓冲器电流路径（
模式逻辑），以减少潜在的失码，而
抑制共模噪声。签名错误也
降低模拟电路的精心布局。在输出
该设备的投入驱动能力，可以提供完整的ECL
波动到50
Ω
负载。
只有一个-5.2 V电源是必需的。两个外部
引用是跨内部参考施加lad-
明镜具有80的电阻
Ω
典型的（ 60
Ω
最小值）。
顶部引用通常为0 V或连接到AGND
（模拟地） 。该器件具有最高的力量和检测引脚
(V
RFT
和V
RST
）在内部连接在一起。
这些电压力量和检测引脚可用于微型
迈兹横跨寄生线电阻引起的电压降。
下基准通常为-1V。该装置还具有
底力和检测引脚（V
RFB
和V
RSB
），它们
在内部连接在一起。这些也可用于
最大限度地降低寄生线路的电压降电阻
距离。另外三个参考水龙头（V
R3
= -0.25 V （典型值） ，
V
RM
= -0.5 V （典型值） ，和V
R1
= -0.75 V ，典型值）被带出。
这些抽头可以被用来控制线性误差。
所有的逻辑电平与两个10K ECL或100K兼容
ECL 。因此建议在时钟输入被驱动
差异（ CLK和NCLK ），以提高抗噪性
并减少孔径抖动。
数字输出被分成6个位的字两家银行
和超量程位。每家银行在1/2更新
时钟速率和距离的另一相差180°的相位。在昼夜温差
每个银行准备信号被提供给髓鞘数据
精确锁定每个数据库到寄存器。在输出
放的数据是在一个标准二进制，反向二进制，二进制
补充或倒置二进制补码格式。身材
图1示出该设备的时序图，并示出了在 -
放至输出关系，时钟至输出的延迟和输出
把延迟。该SPT7610有一个内置在÷2偏移
时钟分频器（ D触发器） ，以确保输出银行A将
在电源接通后的第一次出现。
SPT7610
4
1/21/02
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
