电源排序
所需的电序列是如下：V
SS
（或
V
DD
）科幻RST ，V
DD
（或V
SS
）第二，然后REF_ 。该
序列中V
DD
和V
SS
上来不是关键的。
然而， REF_必须经过V拿出
DD
和V
SS
是
确立。
CADEKA强烈建议数字输入引脚
只可经过V
DD
和V
SS
成立。驾驶
数字输入建立物资之前，将违反一个
在所列的输入电压条件下部分（见
本数据手册的第2页上的绝对最大额定值）
并造成损害的部分。如果任REF_或digi-
V之前， TAL的投入必须拿出
DD
和V
SS
由于系
统的限制，限制电流向REF_或数字
输入引脚为小于1毫安。
这种推荐的上电顺序必须是
以相反的顺序进行掉电执行。它应该是
注意的是，没有一个绝对最大额定值的条件
系统蒸发散是在上电和掉电侵犯。
代入方程中的VDAC给出的输出
电压。
V
OUT
xx=2
2
13
(
REFxx
)
−
REFxx
=
REFxx
2
12
−
1
=
REFxx
4096
−
1
D
D
D
1 LSB = REFxx
1
4096
ð范围为0〜 8191 （ 2
13
–1).
表四 - 输入代码/产出表
双极性（ AGNDxx = 0 V）
输入
1 1111 1111 1111
1 0000 0000 0001
1 0000 0000 0000
0 1111 1111 1111
0 0000 0000 0001
0 0000 0000 0000
产量
+ REFxx （四千○九十六分之四千○九十五）
+ REFxx （ 1/4096 ）
0V
-REFxx （ 1/4096 ）
-REFxx （四千○九十六分之四千○九十五）
-REFxx
模拟输出
的电压输出到SPT5400被缓冲间
应受经精密放大器具有2.4 V / μs的典型摆
率。典型的沉降时间
±1/2
LSB的顺序，用全
在输出量程转换，是7
µs.
每个DAC输出
进行保护，防止短路到GND或AGNDxx 。在典型
CAL短路电流为25毫安时的DAC是
在正满量程和2.5毫安时的DAC是
负满量程。
双极性输出电压范围
（ AGNDxx = 0 V）
对于对称的双极性工作， AGNDxx应
连接到系统接地。之间的关系
输出电压和数字代码示于表IV 。
DAC的阶梯（ VDAC ）的输出电压是多
由2和合股电平移位的参考电压。该
该放大器的输出电压由下式给出
公式：
V
OUT
= 2（ VDAC ） - REFxx
其中VDAC是在同相输入端的电压
放大器和REFxx是在参考电压
DAC的输入。
与连接到系统接地AGNDxx ，输出
把电压的DAC阶梯是：
VDAC = （D / 2
13)
REFxx
其中D是DAC的二进制输入的数值
代码。
正单极（ AGNDxx = REFxx / 2 ）
输入
产量
1 1111 1111 1111
+ REFxx （ 8192分之8191 ）
1 0000 0000 0000
+REFxx/2
0 0000 0000 0000
0V
正单极输出电压范围
（ AGNDxx = REFxx / 2 ）
为正单极操作， AGNDxx应设置为
REFxx / 2 。输出电压之间的关系
和所述数字代码示于表IV 。例如，如果一个
4.096 V基准电压时， AGNDxx应予以抵销
2.048五，这导致在0至单极性输出电压
4.0955 V，其中1 LSB = 500
µV.
的最大电流
出任何AGNDxx引脚为：
I
AGNDxx
=
REFxx
−
AGNDxx
5 k
Ω
自定义输出电压范围
如果在REFxx输入端的电压比所述电压更高
年龄在AGNDxx投入， AGNDxx输入可以是场外
在电源电压范围内的任何电压设置。一种方式
做到这一点是添加的积极抵消AGNDxx通过选择 -
荷兰国际集团的参考电压，并在AGNDxx电压
这样所得到的输出电压不来内
±0.5
供电轨V 。另一种方式是将数字偏移
通过一个DAC的输出连接到一个或多个AGNDxx
AGNDxx投入。注意， DAC输出不应该
连接到其自身AGNDxx输入。
SPT5400
5
5/15/00
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
