典型接口电路
该SPT1175是一个8位模拟 - 数字转换器，它
采用了二步，乒乓架构进行转换
sions高达20 MSPS的。图2显示了典型的接口
用在正常运行中SPT1175时的要求。
以下各节描述的功能和操作
该设备。
电源和接地
该SPT1175采用单+ 5V电源。
AV
DD
和DV
DD
必须从同一源提供
（模拟+ 5V ），以防止闩锁状态，由于电力
电源排序。每个电源引脚应逐
尽可能地传递给设备。为了获得最佳的
性能，无论是AGND和DGND应CON
，连接到该系统的模拟地平面。
模拟量输入参考电压
该SPT1175输入电压范围为V
RT
＆ GT ; V
IN
＆ GT ; V
RB
。两
参考电压（V
RT
和V
RB
）所需要的设备
操作。这些电压可以从外部产生或
该SPT1175的内部基准电压可以被使用。
里面的SPT1175 ，参考电阻器之间放置
AV
DD
和V
RTS
和AGND和V之间
苏格兰皇家银行
使V
RTS
和V
苏格兰皇家银行
产生2.6 V和0.6 V基准电压源respec-
tively 。 （见图3 ），为了利用内部自偏压
参考电压，V
RTS
要被结合V短路
RT
和
图2 - 典型接口电路
10
10
10 +
10 +
+
+5
R1
2k
Q1
FB
+5 V
GND
-5
+5
+15
-15
+
GND
+15
-5
-15
+5
V
苏格兰皇家银行
引脚被短路至V
RB
引脚。自偏压内部
引用不随温度和电源的稳定
变化的外部产生基准电压而将
在许多商业视频应用表现良好。
图3 - 参考电路图
SPT1175
AVDD
5.0V
AGND
0V
数字输入和输出
模拟输入进行采样和跟踪对第一个' H'循环
外部时钟，并且从CLK的下降沿保持。
输出仍然有效（输出保持时间） ，而新的数据
后的上升沿变成有效（输出延迟时间）
CLK ，延迟了2.5个时钟周期。时钟输入端和输出
使能输入必须在CMOS兼容电平驱动。
评估板
该EB1175评估板可帮助设计人员在
展示SPT1175的全部性能。这
板包括一个参考电路，时钟驱动电路，输出
数据锁存器，以及一个板上重建的DAC 。一个应用程序
阳离子笔记描述了董事会的运作是可用的。
联系厂家进行价格和交货。
VRTS
2.6 V
13
14
15
DVDD
AVDD
AVDD
VRTS
VRT
AVDD
VIN
AGND
AGND
VRB的
VRB
DGND
CLK 12
11 DVDD
D7 10 （MSB）
D6 9
D5 8
D4 7
D3 6
D2 5
D1 4
D0
DGND
3（ LSB）的
2
输出
VRB
VRT
0.6 V
VRB的
750
R9
C28
-15 +15
16
+
4
7
+5 V
D1
R37
C29
VIN
U1 = Eleantec ， EL2030
U2=OP.07
D 1 = D 2 = RCA， SK9091
Q1=Q2=2N2222A
FR = FairRite ， 2743001111
所有的电容都是0.01 μF ，除非
另有规定ED 。
17
18
19
D2
3
75
R35
2 _
U1
750
R36
750
20
21
_
10 k
R6
C58
R10
2
U2
3 +
C59
6 R15
10
C8
C61
22
23
24
R8
-5
750
+5
R2
R13
Q2
2k
200
7.5 k
-15
C60
-15
+15
OE 1
3-ST
EN
+5
注： AVDD和DVDD必须来自相同的源供给（模拟+ 5V）
以防止闩锁状态，由于电源排序。
SPT1175
5
6/24/97
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
