初步
数据表
数字和时序电气特性
（ AVDD = 1.8V ， DVDD = 1.8V ， OVDD = 1.8V ，除非另有说明）
符号
时钟输入
占空比
合规
输入范围
输入范围
输入共模电压
输入电容
差分输入摆幅
差分输入摆幅，正弦波时钟输入
保持电压在GND AVDD和电压
迪FF erential
V
OVDD
≥ 3.0V
V
OVDD
= 1.7V – 3.0V
V
OVDD
≥ 3.0V
V
OVDD
= 1.7V – 3.0V
2
0.8
•
V
OVDD
0
0
-10
-10
3
LVDS
247
1.125
默认的/可选
454
1.375
mV
V
0.8
0.2
•
V
OVDD
10
10
20
200
800
0.3
2
80
200
800
V
AVDD
-0.3
％高
mV
pp
mV
pp
V
pF
V
V
V
V
μA
μA
pF
参数
条件
民
典型值
最大
单位
CDK8307
12/13-bit,
20/40/50/65MSPS,
八通道，超低功耗ADC LVDS
CMOS， LVDS ， LVPECL
逻辑输入（ CMOS ）
V
IH
V
IL
I
IH
I
IL
C
I
高电平输入电压
低电平输入电压
高电平输入漏电流
低电平输入漏电流
输入电容
合规
V
OUT
V
CM
数字输出电压
输出共模电压
输出编码
数据输出（ LVDS ）
偏移二进制/ 2的补码
0.8
<0.5
ns
ps
900
0.5
1
14
时钟
周期
μs
CLK周期
CLK周期
ps
ns
55
2.5
％ LCLK
周期
％ LCLK
周期
ns
ns
时序特性
T
AP
孔径延迟
孔径抖动
掉电
睡眠模式
超出范围的恢复时间
流水线延迟
LCLK数据延迟时间
时钟传播延迟
LVDS位时钟占空比
帧时钟周期到周期抖动
T
EDGE
T
CLKEDGE
注意：
（1）的输出端将功能性与较高的载荷。然而，建议保持于输出数据位的载荷尽可能低，以保持动态电流
和得到的开关噪声最小。
ε
RMS
T
PD
T
SLP
T
OVR
T
LAT
t
数据
T
PROP
从关机到活动开始时间
模式。参考已经达到99 ％的最终
值。 （见时钟频率）
从睡眠模式到活动模式的启动时间
350
LVDS输出时序Characterisctics
不包括可编程相移
50
待定
45
数据上升和下降时间
时钟的上升和下降时间
从-100mV计算+ 100mV的，
反之亦然
从-100mV计算+ 100mV的，
反之亦然
待定
待定
0.4.0牧师
©2009 CADEKA微电路有限责任公司
www.cadeka.com
13
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
