初步
数据表
引脚分配
（续）
PIN号
51, 54, 55, 56
53
58
59
60
61
62
63
64
1, 4, 7, 8, 11, 12, 37, 42, 45, 48,
51, 59, 62
0
60
61
64
63
2
3
6
5
43
44
47
46
49
50
53
52
13, 36
14, 35
41
22
21
20
19
18
17
16
15
34
33
引脚名称
NC
VCM
CLKP
CLKN
OVDD
CSN
SDATA
SCLK
RESETN
描述
没有连接
共模输出引脚， 0.5 AVDD
正差分输入时钟
负差分输入时钟。
数字CMOS输入电源电压（ 1.7V至3.6V ）
片选使能。低电平有效。
串行数据输入
串行时钟输入
复位SPI接口
CDK8307
12/13-bit,
20/40/50/65MSPS,
八通道，超低功耗ADC LVDS
QFN-64
（ B2版本： AD9222引脚选项）
AVDD
AVSS
IP1
IN1
IP2
IN2
IP3
IN3
IP4
IN4
IP5
IN5
IP6
IN6
IP7
IN7
IP8
IN8
DVSS
DVDD
PD
D1P
D1N
D2P
D2N
D3P
D3N
D4P
D4N
D5P
D5N
模拟电源， 1.8V
模拟地（裸露焊盘，引脚0 ，包的底部）
正差分输入信号，通道1的
负差分输入信号，通道1的
正差分输入信号，信道2
负差分输入信号，信道2
正差分输入信号，信道3
负差分输入信号，信道3
正差分输入信号，通道4
负差分输入信号，通道4
正差分输入信号，信道5
负差分输入信号，信道5
正差分输入信号，信道6
负差分输入信号，信道6
正差分输入信号，信道7
负差分输入信号，信道7
正差分输入信号，信道8
负差分输入信号，信道8
数字地
数字和I / O电源， 1.8V
关断输入
LVDS通道1 ，正输出
LVDS通道1 ，负输出
LVDS通道2 ，正输出
LVDS通道2 ，负输出
LVDS信道3中，正输出
LVDS通道3 ，负输出
LVDS通道4 ，正输出
LVDS通道4 ，负输出
LVDS信道5，正输出
LVDS通道5 ，负输出
0.4.0牧师
©2009 CADEKA微电路有限责任公司
www.cadeka.com
6
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
