初步
数据表
数字和时序电气特性
（ AV
DD
= 1.8V ， DV
DD
= 1.8V ， DV
DDCLK
= 1.8V ， OV
DD
= 2.5V ， 50 MSPS时钟， 50 ％时钟占空比， -1 dBFS的输入信号，
5pF的电容负载，除非另有说明）
符号
时钟输入
参数
占空比
合规
输入范围
输入共模电压
输入阻抗
输入电容
条件
民
20
典型值
最大
80
200
800
V
OVDD
-0.3
单位
CDK2308
双通道， 20/40/ 65 / 80MSPS ， 10位模拟 - 数字转换器
％高
mVpp的
mVpp的
V
kΩ
pF
CMOS， LVDS ， LVPECL ，正弦波
差分输入摆幅
差分输入摆幅，正弦波时钟输入
保持电压范围内地面OV的电压
DD
迪FF erential
迪FF erential
从掉电模式参考文献有
eached 99 ％的终值
从睡眠模式到活动
0.5
4
0.8
12
在输出位5pF的负载
在输出位10pF的负载
相对于CLK_EXT
V
OVDD
≥ 3.0V
V
OVDD
= 1.7V – 3.0V
V
OVDD
≥ 3.0V
V
OVDD
= 1.7V – 3.0V
2
0.8
•
V
OVDD
0
0
-10
-10
3
-0.1
+
V
OVDD
0.1
后驱动器电源电压等于预驱动
电源电压V
OVDD
= V
oCvDD
上述2.25V后驱动器电源电压
(1)
10
5
0.8
0.2
•
V
OVDD
10
10
2
4
待定
-200
-800
0.3
待定
1.7
定时
T
PD
T
SLP
T
OVR
T
AP
T
LAT
T
D
T
DC
启动时间主动模式
启动时间模式
超出范围的恢复时间
孔径延迟
流水线延迟
输出延迟（见时序图）
输出延迟（见时序图）
580
CLK周期
µs
CLK周期
ns
CLK周期
ns
ns
ns
V
V
V
V
µA
µA
pF
V
V
pF
pF
逻辑输入
V
IH
V
IL
I
IH
I
IL
C
I
高电平输入电压
低电平输入电压
高电平输入漏电流
低电平输入漏电流
输入电容
高电平输出电压
低电平输出电压
最大容性负载
逻辑输出
V
OH
V
OL
C
L
注意：
（1）的输出端将功能性与较高的载荷。然而，建议保持于输出数据位的载荷尽可能低，以保持动态电流
和得到的开关噪声最小。
0.1.1牧师
© 2008 CADEKA微电路有限责任公司
www.cadeka.com
10
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
