初步数据表
3A DDR终端稳压器
概述
在AP2302线性调节器的设计,以满足
JEDEC规范SSTL - 2和SSTL -18 termi-
国家DDR- SDRAM内存。该稳压器可吸收或
提供高达3A的连续电流,提供了足够的
目前大多数DDR应用。输出电压
设计为不到2 %跟踪参考电压
( DDR I)和3 % ( DDR II )公差负载调节
同时防止在输出阶段拍摄通过。
片上热限制提供保护,防止一
高电流和环境温度的组合
这将创建一个过高的结温。
在AP2302 ,配合使用串联端接
灰电阻器,提供了极好的电压源,用于
高速传输的有源终端方案
作为行中看到的高速内存总线和
分布式的背板设计。
在AP2302是采用SOIC - 8 , TO- 252-5L和
TO- 263-5L封装。
AP2302
特点
·
·
·
·
·
同时支持DDR I ( 1.25V
TT
)和DDR II
(0.9V
TT
)要求
源和吸收电流高达3A
高精度输出电压在满负荷
可调式V
OUT
通过外部电阻
关机待机或挂起
操作与高阻抗输出
模式
应用
·
·
·
DDR -SDRAM终止
DDR -II终止
SSTL - 2终止
SOIC-8
TO-252-5L
TO-263-5L
AP2302图1.包装类型
2006年7月修订版1.2
1
BCD半导体制造有限公司