SDRAM
奥斯汀半导体公司
概述
64MB的SDRAM是高速CMOS ，动态随机
DOM存取存储器包含67,108,864位。这是内部
配置为四组的DRAM ，具有同步接口
面（所有信号记录在时钟的上升沿
信号CLK ） 。每一个16777216位银行的组织结构
2048行× 256列32位。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并继续对一个亲
在编程顺序编程的地点数量。 AC-
正如事实开始激活命令的登记，
，然后接着是读或写命令。该
地址位注册与激活命令
用于选择银行和行访问（ BA0 ， BA1
选择银行; A0 - A10选择行） 。地址位稳压
istered一致的读或写命令使用
选择用于突发访问起始列位置。
在SDRAM提供了可编程的读或写
的脉冲串长度的1 ，2，4 ，或8的位置，或在整页，用一个
突发终止选项。自动预充电功能可以是
使能，以提供一个自定时行预充电，在被启动，它将
色同步信号序列的末端。
64MB的SDRAM采用内部流水线结构
以实现高速操作。此架构是相容
IBLE与预取结构的2n个规则，但它也可以
列地址可以在每个时钟周期变更为
实现了高速的，完全随机的操作。预充电1
银行在访问其他三家银行将隐藏的一个
预充电周期，并提供无缝，高速，随机
访问操作。
的64兆SDRAM的设计在3.3V存储器操作
系统。自动刷新模式设置，以及一个加电
节能，省电模式。所有输入和输出都LVTTL-
兼容。
SDRAM的报价在DRAM经营取得重大进展
性能，包括能够同步突发数据
在高数据速率的自动列地址的产生，
内部银行隐藏预充电之间交错的能力
时间和能力来随意改变地址栏
关于在一个脉冲串存取的每个时钟周期。
AS4SD2M32
功能框图
CLK
CKE
CS
RAS
CAS
WE
DQM0-3
命令
解码器
＆放大器;
时钟
发电机
DATA IN
卜FF器
32
32
模式
注册
11
刷新
调节器
DQ 0-31
自
刷新
调节器
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
BA0
BA1
11
数据输出
卜FF器
32
32
V
DD
/V
DDQ
GND / GNDQ
刷新
计数器
2048
2048
2048
2048
ROW
解码器
多路复用器
内存
CELL
ARRAY
11
ROW
地址
LATCH
11
ROW
地址
卜FF器
BANK 0
SENSE AMP
I / O门
COLUMN
地址
LATCH
256
(x
32)
银行控制逻辑
串计数器
列解码器
COLUMN
地址
卜FF器
AS4SD2M32
1.0版1/08
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
2
AUSTIN [ AUSTIN SEMICONDUCTOR ]
