AS4SD16M72PBG-s/IT,ET,XT
16M X 72 ， SDR SDRAM ， 3.3V核心/ 3.3V IO
特点
•
•
•
•
•
•
•
•
•
•
•
•
•
表现：为100MHz ， 125MHz的133MHz的和
核心供电电压= 3.3V +/- 0.3V
IO电源电压= 3.3V +/- 0.3V
内部，管道，建筑
单时钟输入
正面的边缘;命令执行
DLL为DQ和DQS转换调整
四大银行内部的并发操作
数据掩码（DM ），用于掩蔽写数据
可编程IOL / IOH
可编程突发长度： 1,2,4,8或整页
自动预充电
自刷新模式开/ IT和/ ET设备
此架构是具有2n个规则兼容
预取结构，但它也可以使柱
地址可以在每个时钟周期改变，实现了
高速，完全随机访问。预充电1
银行在访问其他三家银行之一，将
隐藏在预充电周期，并提供无缝阵列
访问在额定转速。
初始化
奥斯汀半导体公司的AS4SD16M72PBG是像所有
其他SDRAM器件和正确的功能
操作必须在一个预定的正确初始化
庄园，继允许的功能模式。
该设备的操作规定的方式以外
可能会导致不确定的设备操作。一旦电源
施加到VDD和VDDQ和时钟稳定后，将
设备需要100us的时延之前发出的命令
不是一个命令抑制或NOP等。起价
在此100us的周期和持续在某一点
至少到这个时期，命令结束
抑制或NOP指令应适用。
一旦100us的延迟已经满足与至少一个
COMMAND抑制或NOP ，预充电
指令应适用。所有银行都必须然后是
预充电，从而将所述设备中的所有
银行闲置状态。
一旦处于闲置状态，两个自动刷新周期必须
来执行。之后自动刷新周期
完成后， SDRAM准备模式寄存器
编程。由于该模式的寄存器将启动
在一个未知的状态下，它应该被施加之前加载
任何作战指挥。
矽畿：
•美光：模具等同于MT48LC16M16A2
概述
奥斯汀半导体公司的1.2GB ，同步DRAM是一种高
高速CMOS和MCP封装在25mm的X 32毫米， 219
PBGA带1.27mm球间距。该器件包含（ 5 ）
x16的同步动态随机存取死亡，每片含
的268435456位的总密度。年底组织
该MCP是16M ×80 。
读取和写入访问到数组是突发式;
存取开始在一个选定的位置，并持续一段
编程的地点数量，规定由
编程序列。访问开始报名
激活命令，然后接着读了
或写命令。地址位重合注册
在激活命令用于选择银行和
被访问的行（ BA0 ， BA1选择银行; A0- A12选择
行） 。在起始寄存的地址位
READ或WRITE被用来选择起始列
地点为突发访问。
在SDRAM提供了可编程的读或写
的脉冲串长度的1，2， 4，8或整页，用一个脉冲串终止
选项。一种自动预充电功能可被使能，以
提供一个自定时行预充电，在结尾处启动的
的色同步信号序列。
奥斯汀半导体公司的AS4SD16M72PBG设备使用
内部流水线结构来实现高速操作。
奥斯汀半导体公司
寄存器定义[MODE注册]
该模式寄存器用来对网络网元的特定连接的C模式
对SDRAM的MCP的动作。这个定义包括
一个突发长度的选择，一个突发型， CAS号
延迟的操作模式和一个写脉冲串模式。
模式寄存器通过LOAD编程
模式寄存器命令，并会保留存储
信息，直到它再次被编程或设备
断电。
模式寄存器的位M0 -M2指定突发长度， M3
ASI产品营销
专利材料
AUSTIN [ AUSTIN SEMICONDUCTOR ]
