我PEM
2.4Gb
2.4GB SDRAM ， DDR
奥斯汀半导体公司
AS4DDR32M72PBG1
32Mx72 DDR SDRAM
综合塑封微电路
特点
DDR SDRAM数据速率= 200 ，250， 266 ， 333Mbps
包装：
•
208塑料球栅阵列（ PBGA ） ， 16× 23毫米- 1.0mm间距
2.5V ± 0.2V内核电源
2.5V的I / O （ SSTL_2兼容）
差分时钟输入（ CLK和CLK ＃ ）
命令中输入的每个正CLK边缘
内部流水线双倍数据速率（DDR ）
体系结构;每个时钟周期2的数据访问
可编程突发长度： 2,4或8
双向数据选通（ DQS ）发送/接收
用数据，即，源同步数据捕捉
（每一个字节）
DQS边沿对齐与读取数据;居中对齐
与写入数据
DLL对齐DQ和DQS转换与CLK
四大银行内部的并发操作
两个数据屏蔽（ DM ）引脚用于屏蔽写入数据
可编程IOL / IOH选项
自动预充电选项
自动刷新和自刷新模式
工业，增强型和军用温度
范围
组织为32M X 72/80
重量： AS4DDR32M72PBG < / = 2.0克典型
*本产品或规格如有变更，恕不另行通知。
好处
40 - 70 ％的空间节省
减少了部件数量
减少I / O数量
•
34 ％的I / O减少
减少布线长度，以更低的寄生
电容
适用于喜可靠性的应用
层压板插最佳匹配TCE
PIN /功能兼容的白
W3E32M72S-xSBx
配置解决
参数
CON组fi guration
刷新计数
行地址
银行地址
列地址
32梅格X 72
8梅格×16× 4银行
8K
8K （ A0 A12 ）
4 （ BA0 BA1 ）
1K （ A0 A9 ）
功能框图
CLK0
CLK0\
CKE0
CS0
WE0\
RAS0\
CAS0\
DQML0
DQMH 0
DQSL0
DQSH 0
VREF
VCC
VCCQ
VSS
Ax,BA0-1
CLK2
CLK2\
CKE2
CS2
WE2\
RAS2\
CAS2\
DQML2
DQMH 2
DQSL2
DQSH 2
SD ř AM
DDR
x16
2.5V肺心病ê
2.5V的I / O
SD ř AM
DDR
x16
2.5V核心
2.5V的I / O
CLK1
CLK1\
CKE1
DQ0-15 CS0
WE1\
RAS1\
CAS1\
DQML1
DQMH 1
DQSL1
DQSH1
CLK4
CLK4\
SD ř AM
DDR
x16
2.5V核心
2.5V的I / O
CKE4
CS4
DQ16-31
WE4\
RAS4\
CAS4\
DQML4
DQMH 4
DQSL4
DQSH 4
SD ř AM
DDR
x16
2.5V核心
2.5V的I / O
DQ64-79
CLK3
CLK3\
CKE3
DQ32-47 CS3
WE3\
RAS3\
CAS3\
DQML3
DQMH 3
DQSL3
DQSH3
SD ř AM
DDR
x16
2.5V核心
2.5V的I / O
DQ48-63
AS4DDR32M72PBG1
修订版0.1 06/09
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
1
AUSTIN [ AUSTIN SEMICONDUCTOR ]
