欢迎访问ic37.com |
会员登录 免费注册
发布采购

AS4DDR32M72-10/XT 参数 Datasheet PDF下载

AS4DDR32M72-10/XT图片预览
型号: AS4DDR32M72-10/XT
PDF下载: 下载PDF文件 查看货源
内容描述: 32Mx72 DDR SDRAM集成塑封微电路 [32Mx72 DDR SDRAM iNTEGRATED Plastic Encapsulated Microcircuit]
分类和应用: 动态存储器双倍数据速率
文件页数/大小: 19 页 / 345 K
品牌: AUSTIN [ AUSTIN SEMICONDUCTOR ]
 浏览型号AS4DDR32M72-10/XT的Datasheet PDF文件第1页浏览型号AS4DDR32M72-10/XT的Datasheet PDF文件第2页浏览型号AS4DDR32M72-10/XT的Datasheet PDF文件第3页浏览型号AS4DDR32M72-10/XT的Datasheet PDF文件第4页浏览型号AS4DDR32M72-10/XT的Datasheet PDF文件第6页浏览型号AS4DDR32M72-10/XT的Datasheet PDF文件第7页浏览型号AS4DDR32M72-10/XT的Datasheet PDF文件第8页浏览型号AS4DDR32M72-10/XT的Datasheet PDF文件第9页  
我PEM
2.4Gb
2.4GB SDRAM , DDR
奥斯汀半导体公司
AS4DDR32M72PBG
概述
该2.4GB DDR SDRAM MCM ,是一个高速CMOS ,
动态随机存取,内存使用5片含
536,870,912位。每个芯片内部CON连接gured作为
四银行DRAM 。每个芯片的134217728位的银行
组织为8,192行1024列32位。
在256MB ( 2.4GB ) DDR SDRAM MCM采用的是DDR
体系结构来实现高速操作。双
数据速率的体系结构本质上是一个的2n预取结构
以设计成每两个数据字传送的接口
时钟周期的I / O引脚。对于单个读或写访问
256MB的DDR SDRAM有效地由一个2 N的
比特宽,一个时钟周期的数据在内部DRAM tansfer
核心和两个相应的n比特宽的,一个半时钟周期
数据传输的I / O引脚。
双向数据选通( DQS )是外部发送。
与数据一起,用于在接收器中的数据采集应用。 DQS
由DDR SDRAM中读取频闪发射
并通过在写入内存控制器上。 DQS是
edgealigned进行数据读取和中心对齐
数据写入。每个芯片有两个数据选通信号,一个用于
低位字节和一个用于高字节。
256MB的DDR SDRAM的差分时钟运行
( CLK和CLK # ) ; CLK的交叉变为高电平和CLK #
变低将被称为CLK的上升沿。
命令(地址和控制信号)被登记在
CLK的每一个上升沿。输入数据被登记在两个
DQS的边缘,和输出数据是参照两个边缘
DQS的,以及对于CLK的两个边缘。
读取和写入访问到DDR SDRAM是迸发
导向;存取开始在一个选定的位置,并继续
对于地点在编程设定的号码
序列。访问开始与Active注册
命令,然后接着读或写
命令。地址位注册暗合了
ACTIVE命令用于选择银行和行是
访问。地址位注册暗合了
读或写命令用于选择银行和
起始列位置的突发访问。
在DDR SDRAM提供了可编程只读或
写的2 ,4或8个位置脉冲串长度。自动预充电
功能可被使能,以提供一个selftimed行
预充电时的突发访问结束时启动的。
DDR SDRAM芯片的流水线,多组结构允许
为并行运行,从而提供高有效
带宽隐藏行预充电和激活时间。
自动刷新模式设置,以及一个省电
掉电模式。
功能说明
读取和写入访问到DDR SDRAM是迸发
导向;存取开始在一个选定的位置,并继续
对于地点在编程设定的号码
序列。访问开始与Active注册
命令,然后接着读或写
命令。地址位注册暗合了
ACTIVE命令用于选择银行和行是
访问( BA0和BA1选择银行, A0-12选择
行) 。注册暗合了读取的地址位
或写命令被用来选择起始列
地点为突发访问。
之前的正常运行中,SDRAM必须被初始化。该
以下部分提供了涵盖的详细信息
设备初始化,注册DEFI定义,命令描述
和设备操作。
初始化
的DDR SDRAM必须被加电并初始化一个
预定义的方式。比其他的操作流程
规定可能会导致不确定的操作。权力必须先
施加到V
CC
和V
CCQ
同时,再至V
REF
(和系统V
TT
). V
TT
V后,必须应用
CCQ
to
避免设备闩锁,这可能会导致永久性损坏
到设备。 V
REF
可应用于任何时间V后
CCQ
预计将在V标称重合
TT
。除CKE ,
输入无法识别为有效,直至V后
REF
被施加。
CKE是SSTL_2输入,但会检测LVCMOS低电平
经过V
CC
被施加。维护上的LVCMOS电平低
通电期间CKE是必需的,以确保DQ和
DQS输出将在高阻状态,在那里他们将继续
直至驱动在正常工作时(由读访问)。毕竟
电源和参考电压是稳定的,并且时钟
稳定, DDR SDRAM需要为200ps的延迟之前
施加一个可执行指令。
一旦为200ps的延迟已经被满足,取消选定或
NOP指令应适用,和CKE应
拉高。下列中的NOP指令,一个预充电
ALL命令应该被应用。接下来一个负载模式
应扩展发出REGISTER命令
模式寄存器( BA1 LOW和BA0高)以启用该DLL ,
紧接着又加载模式寄存器命令
模式寄存器( BA0 / BA1既LOW)复位DLL和
编程操作参数。两百时钟
周期所需的DLL复位以及任何READ之间
命令。那么预充电ALL命令应该是
应用,将设备中的所有银行闲置状态。
一旦处于空闲状态时, 2自动刷新周期必须
执行(T
RFC
必须satisfi版。)另外,在LOAD
为模式寄存器模式寄存器命令
复位DLL位无效(即编程操作
无需重新设定DLL )参数是必需的。以下
这些要求, DDR SDRAM准备好正常
操作。
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
AS4DDR32M72PBG
修订版1.2 06/09
5