我PEM
2.4Gb
2.4GB SDRAM ， DDR
奥斯汀半导体公司
AS4DDR32M72PBG
注册德网络nition
模式寄存器
该模式寄存器用来对网络网元的特定连接的C模式
在DDR SDRAM中运行。这个定义包括
选择一个突发长度，突发类型， CAS延迟时间，并
的操作模式，如图3模式寄存器
通过模式寄存器设置命令编程
（带BA0 = 0， BA1 = 0），并且将保留所存储的
信息，直到它被重新编程或设备失去
力。 （除位A8这是自结算） 。
重新编程模式寄存器不会改变的内容
存储器的，只要它能够被正确地执行。模式
注册必须加载（重装）当所有银行都闲置
并且没有脉冲串在进行中，并且控制器必须等待
开始后续操作之前指定的时间。
违反任何这些要求会导致
未指定的操作。模式寄存器位A0 -A2指定
脉冲串长度，A 3指定脉冲串的类型（顺序的或
交错） ， A4 - A6指定CAS延迟和A7- A12
指定的操作模式。
表1 - 爆定义
BURST
长
2
起始列
地址
A0
0
1
A1 A0
0
0
0
1
1
0
1
1
A2 A1 A0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
访问顺序的内爆
类型=顺序
类型=交错
0-1
1-0
0-1-2-3
1-2-3-0
2-3-0-1
3-0-1-2
0-1-2-3-4-5-6-7
1-2-3-4-5-6-7-0
2-3-4-5-6-7-0-1
3-4-5-6-7-0-1-2
4-5-6-7-0-1-2-3
5-6-7-0-1-2-3-4
6-7-0-1-2-3-4-5
7-0-1-2-3-4-5-6
0-1
1-0
0-1-2-3
1-0-3-2
2-3-0-1
3-2-1-0
0-1-2-3-4-5-6-7
1-0-3-2-5-4-7-6
2-3-0-1-6-7-4-5
3-2-1-0-7-6-5-4
4-5-6-7-0-1-2-3
5-4-7-6-1-0-3-2
6-7-4-5-2-3-0-1
7-6-5-4-3-2-1-0
4
8
突发长度
读取和写入访问到DDR SDRAM是迸发
为导向，以突发长度是可编程的，如
在图3中所示的脉冲串长度决定的最大
可以为一个给定的被访问的列位置的数
读或写命令。 2 ， 4或8个脉冲串长度
位置可用于这两个顺序和
交错突发类型。
保留国家不应该使用，因为未知的操作
或不符合将来的版本可能会导致。
当发出一个读或写命令，块
列等于脉冲串长度被有效地选择。所有
存取对于突发发生此块中，这意味着
该会爆裂块内包装，如果边界
抵达。块是由A 1 -艾唯一地选择当
突发长度被设置为2 ;由A2〜艾当突发长度是
设置为4 （其中A是最显著列地址
对于一个给定的配置） ;和由A3-艾当突发长度
被设置为8 。剩余的（至少显著）地址
位（或多个） （是），用于选择内的起始位置
块。编程的突发长度适用于READ
和写突发。
注意事项：
1.为2 ， A 1 -艾选择两个数据元素的块的一个突发长度;
A0选择块内的起始列。
2.为4 ，A -艾选择4数据元素块的一个突发长度;
A0-1选择块内的起始列。
3.对于8 ，A 3 ，艾选择八个数据元素块中的突发长度;
A0-2选择块内的起始列。
4.当在一个给定到达该块的边界
序列上方，所述块中的下面的访问包裹物。
读取延迟
读延迟是延迟，时钟周期之间的
一个READ命令的登记和的可用性
输出数据的第一个比特。该延迟可以被设置为2或2.5
时钟。
如果一个READ命令被记录在时钟边沿n和
潜伏期为m个时钟时，数据将是可利用由时钟边沿
N + M 。下面的表2表示在工作频率
其中每个CAS等待时间的设置都可以使用。
保留的国家不应该被用来作为未知操作
或不符合将来的版本可能会导致。
表2 - CAS延迟
允许工作
频率（MHz）
CAS
CAS
延迟= 2延迟= 2.5
75
100
100
125
100
133
100
166
突发类型
一个给定的脉冲串内的访问可以被编程为
无论是连续或交错;这被称为
突发类型和通过比特M3被选中。存取的顺序
在一个脉冲串由脉冲串长度，脉冲串确定
类型和起始列地址，如表1所示。
速度
-10
-8
-75
-6
AS4DDR32M72PBG
修订版1.2 06/09
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
6
AUSTIN [ AUSTIN SEMICONDUCTOR ]
