我PEM
4.2千兆SDRAM ， DDR2
Gb
奥斯汀半导体公司
AS4DDR264M64PBG1
模式寄存器（ MR）
该模式寄存器用来对网络网元的特定连接的C模式
在DDR2 SDRAM中运行。这个定义包括
选择一个突发长度，突发类型，CL ，工作模式，
DLL复位，写恢复和掉电模式，如
模式寄存器中的如图5所示的内容可以是
通过重新执行LOAD MODE （ LM ）命令改变。如果
用户选择要修改的MR变量的一个子集，
所有变量（ M0 - M14 ）必须编程时
命令被发出。
该模式寄存器通过LM指令编程
（比特BA2 - BA0 = 0， 0,0）和其它位（ M13- M0）将保留
所存储的信息，直到它被重新编程或
设备断电（除了有点M8 ，这是selfclearing ） 。
重新编程模式寄存器不会改变的内容
存储器阵列的，只要它能够被正确地执行。
在LM命令只能发出（或补发）时，所有
银行在预充电状态（空闲状态），并没有爆发
正在进行中。控制器必须等待指定的时间
t
启动任何后续操作，如前MRD
积极的命令。违反任一需求
会导致未指定的操作。
图5 - 模式寄存器（MR ）的定义
2
1
1
2
BA2 BA1 BA0的A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
地址总线
16 15 14 n 12 11 10
1
0
MR
WR
0 PD
9
8
7
6
5
4
3
2
1
0
模式寄存器（ MX）
DLL TM CAS＃延迟BT突发长度
M12
0
1
PD模式
快速退出
（普通）
缓慢退出
（低功耗）
M7模式
0正常
1
TEST
M2 M1 M0突发长度
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
版权所有
版权所有
4
8
版权所有
版权所有
版权所有
版权所有
M8 DLL复位
0
1
No
是的
M11 M10 M9
0
0
0
0
1
1
1
1
M15 M16
0
0
1
1
0
1
0
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
写恢复
版权所有
2
3
4
5
6
7
8
M6 M5 M4
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
M3
0
1
突发类型
顺序
交错
CAS延迟（ CL ）
版权所有
版权所有
版权所有
3
4
5
6
7
突发长度
突发长度由位M0 -M3的定义，如图
5.读取和写入访问到DDR2 SDRAM的突发
为导向，以突发长度是可编程为
四个或八个。突发长度确定最大
可以为一个给定的被访问的列位置的数
读或写命令。
当发出一个读或写命令，块
列等于脉冲串长度被有效地选择。所有
存取对于突发发生此块中，这意味着
该会爆裂块内包装，如果边界
抵达。该块由A2〜艾当BL =唯一地选择
图4和由A3-艾当BL = 8 （其中A是最显著
列地址位的一个给定的配置）。其余
（至少显著）地址位（或多个） （是），用来选择
起始块内的位置。编程爆
长度适用于读取和写入突发。
模式寄存器定义
模式寄存器（ MR）
扩展模式寄存器（ EMR ）
扩展模式寄存器（ EMR2 ）
扩展模式寄存器（ EMR3 ）
注意事项：
1.A13不使用这一部分，必须在编程为“0”
这一部分。
2.BA2必须被编程为“0”和被保留供将来使用。
突发类型
一个给定的脉冲串内的访问可以被编程为
无论是连续或交错。突发类型选择
通过比特M3，如示于图5的访问的顺序
在一个脉冲串由脉冲串长度，脉冲串确定
型，并且起始列地址，如表
2. DDR2 SDRAM支持4位突发模式和8位爆
唯一模式。对于8位的脉冲串模式下，充分交织地址
订购支持;然而，连续的地址排序
是蚕食为主。
AS4DDR264M64PBG1
修订版0.5 06/08
奥斯汀半导体公司
●
奥斯汀，德克萨斯州
●
512.339.1188
●
www.austinsemiconductor.com
7
AUSTIN [ AUSTIN SEMICONDUCTOR ]
