我PEM
2.1千兆SDRAM ， DDR2
Gb
奥斯汀半导体公司
AS4DDR232M64PBG
BGA地点
L6
F4 ，F16 ，G5， G15 ， K12
L13 ，L2， K1
G4 ， G16 ， K13 ， K2
G1 ， G13 ， K16 ， K4
F12 ，G2， K15， L5的
F1 ， G12 ， L16 ， L4
F2 ， F13 ， L15 ， M4
E4， F15 ，M13， M2的
E2 ， E13 ， M15 ， M5
E5 ，E7， E11， N12
F6 ， F8 ， F10 ， L11
E6， E10 ，F5， L12
F7 ， F11 ， G6 ， L10
A7， A8，A9 ，A10 ，B7，
B8 ，B9， B10 ，C7，C8 ，
C9，C10 ，D7
D8, D9, D10
E8, E9
A2, A3, A4, A13, A14,
A15， B1，B2， B3，B4，
B13, B14, B15, B16,
C1, C2, C3, C4, C13,
C14， C15 ，C16， D1，D2
D3, D4, D13, D14, D15,
D16 ， E1 ， E16 ， M1 ， M16 ，
N1, N2, N3, N4, N13, N14
N15 ， N16 ， PP1 ， P2，P3
P4, P13, P14, P15, P16,
R1, R2, R3, R4, R13, R14
R15，R16 ，T2，T3 ，T4， T13的
T14, T15
E12
B11，B12， C5，C6 ，E3
F3 ，G3 ，H3， H12 ， H16 ，
J3， J12 ， J16 ，K3 ，L3
M3， P11，P12 ，R5，R6 ，
T16
A11，A12 ，D5，D6 ，H4，
H15 ，J4， J15 ，T5，T6
A5，A6， A16 ，B5，B6 ，
C11，C12 ， D11 ，D12，
E14 ， F14 ， G14 ， H1，H2
H14 ， J1，J2 ，J5， J13 ，
J14 ，K14 ， L14 ，M14 ，P5
P6 ，R11，R12 ，T1， T11，
T12
G7 ， G8 ， G9 ， G10 ， H7 ，
H8 ， H9 ， H10 ， J7 ， J8 ， J9 ，
J10 ，K7， K8 ，K9 ， K10的
E15 ， F9 ， G11 ， H6 ， H11 ， J6 ，
J11 ， K11 ，L1， L8， L9 ，N7，
N8 ， N9 ， N10 ， P7 ， P8 ， P9 ，
P10中， R7，R8， R9，R10 ，T7
T8，T9 ，T10， K5 ，K6， L7，
M6, M7, M8, M9, M10,
M11，M12 ，N5 ， N6 ， N11
CKEx
CSX \\
RASx \\
CASx \\
WEX \\
UDMx
LDMx
UDQSx
UDQSx \\
LDQSx
LDQSx \\
Ax
CNTL输入
CNTL输入
CNTL输入
CNTL输入
CNTL输入
CNTL输入
CNTL输入
CNTL输入
CNTL输入
CNTL输入
CNTL输入
输入
时钟使能，激活全硅时钟电路
芯片选择，一个用于数据总线宽度的每个16比特
指令输入，以及CAS \\ ， \\ WE和CS \\定义操作
指令输入，以及RAS \\ ， \\ WE和CS \\定义操作
指令输入，以及RAS \\ ， CAS \\和CS \\定义操作
一个数据面膜CNTL 。每个高8位x16的字
一个数据面膜CNTL 。对于每个下一个8位的x16的字
数据选通输入每个字X16的高字节
UDQSx的差动输入端，仅当使能DQS差分模式下使用
数据选通输入X16的每个字的低字节
LDQSx的差动输入端，仅当使能DQS差分模式下使用
数组地址输入提供有效的命令行地址，并
列地址和自动预充电位（ A10 ），用于读/写命令
符号
ODT
CKX ， CKX \\
TYPE
CNTL输入
CNTL输入
描述
片上端接：注册高级使得数据总线终端
差分输入时钟，一组为每个x16bits
DNU
BA0 ， BA1
DQX
未来输入
输入
银行地址输入
输入/输出数据的双向输入/输出引脚
VREF
VCC
供应
供应
SSTL_18基准电压源
核心供电
VCCQ
VSS
供应
供应
I / O电源
核心接地回路
VSSQ
供应
I / O接地回路
NC
无连接
A1
AS4DDR232M64PBG
修订版1.3 6/09
无人居住
无人居住球矩阵位置（位置登记的援助）
奥斯汀半导体公司
●
奥斯汀，德克萨斯州
●
512.339.1188
●
www.austinsemiconductor.com
3
AUSTIN [ AUSTIN SEMICONDUCTOR ]
