我PEM
2.1千兆SDRAM ， DDR2
Gb
奥斯汀半导体公司
AS4DDR232M64PBG
表2 - 爆定义
BURST
长
起始列
地址
A1
0
4
0
1
1
A2
0
0
0
8
0
1
1
1
1
A1
0
0
1
1
0
0
1
1
A0
0
1
0
1
A0
0
1
0
1
0
1
0
1
0-1-2-3-4-5-6-7
1-2-3-4-5-6-7-0
2-3-4-5-6-7-0-1
3-4-5-6-7-0-1-2
4-5-6-7-0-1-2-3
5-6-7-0-1-2-3-4
6-7-0-1-2-3-4-5
7-0-1-2-3-4-5-6
0-1-2-3-4-5-6-7
1-0-3-2-5-4-7-6
2-3-0-1-6-7-4-5
3-2-1-0-7-6-5-4
4-5-6-7-0-1-2-3
5-4-7-6-1-0-3-2
6-7-4-5-2-3-0-1
7-6-5-4-3-2-1-0
0-1-2-3
1-2-3-0
2-3-0-1
3-0-1-2
0-1-2-3
1-0-3-2
2-3-0-1
3-2-1-0
访问顺序的内爆
类型=顺序
类型=交错
复位DLL
DLL的复位是由位M8的定义，如在图5中。
编程位的M8为“1 ”，将激活该DLL复位
功能。位M8是自我清算，这意味着它会返回回
到¡ ° 0¡ ±值后， DLL复位功能已被
发行。
随时随地的DLL RESET功能时， 200个时钟周期
必须出现一个READ命令可以发出，让前
时间的内部时钟与外部同步
时钟。否则等待同步发生，可能会导致
在违反的
t
AC或
t
DQSCK参数。
写恢复
写入恢复（WR）时由位的M9 -M11 ，如图定义
在图5中的WR寄存器用于通过对DDR2 SDRAM
在写自动预充电操作。在写
自动预充电操作， DDR2 SDRAM的延迟
由WR时钟内部自动预充电操作
从最后的数据突发（以位的M9 - M11的编程） 。
第2，第3，第4 ，可以使用5或6个时钟WR值
编程位M9 -M11 。方案中，要求用户
WR的值，这是通过将计算出的
t
WR （单位：ns ）
by
t
CK （单位为ns ），并围捕了一个非整数值的下一个
整数; WR [次] =
t
WR [ NS ] /
t
CK [ NS ] 。保留状态
不应该被用来作为未知操作或不相容性
有可能会导致将来的版本。
注意事项：
1.为2 ， A 1 -艾选择两个数据元素的块的一个突发长度;
A0选择块内的起始列。
2.为4 ，A -艾选择4数据元素块的一个突发长度;
A0-1选择块内的起始列。
3.对于8 ，A 3 ，艾选择八个数据元素块中的突发长度;
A0-2选择块内的起始列。
4.当在一个给定到达该块的边界
序列上方，所述块中的下面的访问包裹物。
经营模式
在正常的操作模式被选择通过发出
命令M7位设置为¡ ° 0 ， ¡ ±和所有其他位设置为
所需的值，如图5所示。当位M7是
“1 ”的模式寄存器中的任何其它位进行编程。
编程位M7到¡ ° 1¡ ±地方DDR2 SDRAM成
测试模式是只使用由制造商和应
不能被使用。无操作或功能保证
如果M7的位为“1”。
掉电模式
主动掉电（ PD ）模式是由M12位定义为
如图5所示。 PD模式允许用户确定
活动掉电模式，这就决定
性能与功耗。 PD模式位M12做
不适用于预充电PD模式。
当位M12 = 0 ，标准的PD主动模式或“快速退出”
主动PD模式被启用。该
t
XARD参数用于
对于快速退出活跃PD退出的时机。在DLL中，预计将
使能，并在此模式下运行。
当位M12 = 1时，一个低功率的活性的PD模式或“ slowexit ”
主动PD模式被启用。该
t
XARD参数用于
对于慢主动退出PD退出的时机。该DLL可以被使能，
但在自激活PD模式“冻结”退出阅读
命令时机放松。预计功率差
PD的正常和PD低功耗模式之间在被定义
在我
CC
表。
AS4DDR232M64PBG
修订版1.3 6/09
奥斯汀半导体公司
●
奥斯汀，德克萨斯州
●
512.339.1188
●
www.austinsemiconductor.com
9
AUSTIN [ AUSTIN SEMICONDUCTOR ]
