奥斯汀半导体公司
转换详情
该AS1419采用逐次逼近算法
和一个内部采样和保持电路转换为模拟
信号到一个14位并行输出。该ADC配有一个
精密基准和一个内部时钟。控制逻辑
提供简单的接口与微处理器和DSP (请
参考数字接口部分的数据格式) 。
转换开始由CS \\和CONVST \\控制
输入。在转换开始时,连续
逼近寄存器( SAR)复位。一旦一个转换周期
已经开始,它不能被重新启动。
AS1419
AS1419A
ADC
动态性能
该AS1419具有优秀的高速采样能力。
FFT(快速傅里叶变换)的测试技术被用于测试
在额定ADC的频率响应,失真和噪声
吞吐量。通过施加一个低失真的正弦波和
分析使用FFT算法, ADC的数字输出
频谱可以被检查,对外面的频率
根本。图2显示了一个典型的AS1419 FFT图。
图1 :简化框图
在转换过程中,内部的差分14位
电容DAC的输出从最测序特区
显著位(MSB)到最低显著位(LSB) 。
参照图1, + A
IN
和-A
IN
输入端被连接
到采样和保持电容(C
样品
)中的
获得相位和比较器偏移是由零调零
荷兰国际集团开关。在此获取阶段,为200ns的最小延迟
将提供足够的时间用于采样和保持电容器,以
获得的模拟信号。在转换阶段,在
比较器回零开关打开时,将比较成
比较模式。输入切换了C
样品
电容
地,将所述差分模拟输入充电到
求和点。该输入电量连续的COM
相比与由存在差提供的二进制加权的费用
无穷区间的电容DAC 。位决定由高速制作
比较器。在一个转换结束时,差分DAC
输出余额+ A
IN
和-A
IN
投入费用。特区
内容(一个14位数据字),它代表的差
+ AIN和-AIN被装入14位输出锁存器。
AS1419 & AS1419A
修订版1.5 08/09
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
8