i PEM
2.1 Gb SDRAM-DDR2
Gb
Austin Semiconductor, Inc.
AS4DDR232M64PBG
SDRAM-DDRII PINOUT TOP VIEW
,
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
DQ1
DQ3
DQ6
DQ7
CAS0\
CS0\
VSS
VSS
CLK3\
NC
DQ56
DQ57
DQ60
DQ62
VSS
1
2
DQ0
DQ2
DQ4
DQ5
LDM0
WE0\
RAS0\
VSS
VSS
CKE3
CLK3
UDM3
DQ58
DQ59
DQ61
DQ63
2
3
DQ14
DQ12
DQ10
DQ8
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
DQ55
DQ53
DQ51
DQ49
3
4
DQ15
DQ13
DQ11
DQ9
UDM0
CLK0
CKE0
VCCQ
VCCQ
CS3\
CAS3\
WE3\
DQ54
DQ52
DQ50
DQ48
4
5
VSS
VSS
VCC
VCCQ
6
VSS
VSS
VCC
VCCQ
7
A9
A0
A2
A12/NC
8
A10
A7
A5
DNU
BA0
9
A11
A6
A4
DNU
BA1
NC
VSSQ
VSSQ
VSSQ
VSSQ
NC
NC
NC
NC
NC
NC
9
10
A8
A1
A3
DNU
11
VCCQ
VCC
VSS
VSS
12
VCCQ
VCC
VSS
VSS
VREF
RAS1\
CAS1\
VCC
VCC
CLK2\
13
DQ16
DQ18
DQ20
DQ22
LDM1
WE1\
CS1\
VSS
VSS
CKE2
CLK2
UDM2
DQ41
DQ43
DQ45
DQ47
13
14
DQ17
DQ19
DQ21
DQ23
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
DQ40
DQ42
DQ44
DQ46
14
15
DQ31
DQ29
DQ27
DQ26
NC
UDM1
CLK1\
VCCQ
VCCQ
RAS2\
WE2\
LDM2
DQ37
DQ36
DQ34
DQ32
15
16
VSS
A
DQ30
B
DQ28
C
DQ25
D
DQ24
E
CLK1
F
UDQS3 LDQS0 UDQS0
LDQS1 UDQS1
UDQS1\ LDQS1\
VSSQ
VSSQ
VSSQ
VSSQ
NC
NC
NC
NC
LDQS3 UDQS3\ LDQS0\ UDQS0\
CLK0\
VSS
VSS
NC
RAS3\
LDM3
NC
VSS
VCC
VCCQ
5
LDQS3\
NC
NC
NC
ODT
NC
NC
VSS
VCC
VCCQ
6
VSSQ
VSSQ
VSSQ
VSSQ
NC
NC
NC
NC
NC
NC
7
VSSQ
VSSQ
VSSQ
VSSQ
NC
NC
NC
NC
NC
NC
8
CKE1
G
VCC
VCC
CS2\
H
J
K
LDQS2\ UDQS2\ LDQS2
NC
NC
NC
NC
NC
10
NC
NC
VCC
VSS
VSS
11
NC
UDQS2
VCC
VSS
VSS
12
CAS2\
L
DQ39
M
DQ38
N
DQ35
P
DQ33
R
VCC
T
Ground
Array Power
D/Q Power
Address
Data IO
Level REF.
CNTRL
ADDRESS-DNU
UNPOPULATED
NC
Note 1:
Ball location D9 is reserved for future use on 64M x 64 in which it will be BANKSELECT2 ‘BA2’. Ball D10 is reserved for future use
on 128M x 64 in which it will be A13.
Important Note:
It is recommended that no bias be applied to either the DNU or NC pins. They are not connected to any die pad but DNU &
NC pins may be shorted together in package.
AS4DDR232M64PBG
Rev. 1.3 6/09
Austin Semiconductor, Inc.
●
Austin, Texas
●
512.339.1188
●
www.austinsemiconductor.com
2
AUSTIN [ AUSTIN SEMICONDUCTOR ]
