注意：
其引脚排列图适用于TQFP与MLF封装。在QFN / MLF底部垫
包装应焊接到地上。
概观
ATmega128的是基于增强型RISC AVR的低功耗8位CMOS微控制器
架构。通过在单个时钟周期内执行强大的指令， ATmega128的
的数据吞吐率高达1 MIPS每MHz使系统设计师能够优化
功耗和处理速度之间。
2
ATmega128
2467S–AVR–07/09
（ OC2 / OC1C ） PB7
TOSC2/PG3
TOSC1/PG4
RESET
VCC
GND
XTAL2
XTAL1
（ SCL / INT0 ） PD0
（ SDA / INT1 ） PD1
（ RXD1 / INT2 ） PD2
（ TXD1 / INT3 ） PD3
（ ICP1 ） PD4
（ XCK1 ） PD5
（T1）， PD6
（T2）的PD7
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
笔
RXD0 / （ PDI ） PE0
（ TXD0 / PDO ） PE1
（ XCK0 / AIN0 ） PE2
（ OC3A / AIN1 ） PE3
（ OC3B / INT4 ） PE4
（ OC3C / INT5 ） PE5
（ T3 / INT6 ） PE6
（ ICP3 / INT7 ） PE7
（ SS ） PB0
（ SCK ） PB1
（ MOSI ） PB2
（ MISO ） PB3
（ OC0 ） PB4
（ OC1A ） PB5
（ OC1B ） PB6
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
AVCC
GND
AREF
PF0 （ ADC0 ）
PF1 （ ADC1 ）
PF2 （ ADC2 ）
PF3 （ ADC3 ）
PF4 （ ADC4 / TCK ）
PF 5 （ ADC5 / TMS）
PF6 （ ADC6 / TDO ）
PF7 （ ADC7 / TDI ）
GND
VCC
PA0 （ AD0 ）
PA1 （ AD1 ）
PA2 （ AD2 ）
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
PA3 （ AD3 ）
PA4 （ AD4 ）
PA5 （ AD5 ）
PA6 （ AD6 ）
PA7 （ AD7 ）
PG2(ALE)
PC7 （ A15 ）
PC6 （ A14 ）
PC5 （ A13 ）
PC4 （ A12 ）
PC3 （A11）
PC2 （A10）
PC1 （A9）
PC0 （A8）
PG1(RD)
PG0(WR)
针
CON连接gurations
图1 。
ATmega128的引脚排列
ATMEL [ ATMEL CORPORATION ]
