端口C （ PC7..PC0 ）
端口C为8位双向I / O和内部上拉电阻的端口（分别选择
位）。端口C的输出缓冲器有两个大水槽对称的驱动特性
和源能力。作为输入使用时， C口引脚是外部拉低时将输出
当前，如果上拉电阻器被激活。端口C引脚处于三态时复位
状态变为活动状态，即使系统时钟没有运行。
端口C也可以用做特殊功能的ATmega64的功能页中列出
不
三态，当复位过程中。
端口D （ PD7..PD0 ）
端口D为8位双向I / O和内部上拉电阻的端口（分别选择
位）。该端口D输出缓冲器有两个吸收大电流对称的驱动特性
和源能力。作为输入使用时，端口D引脚是外部拉低时将输出
当前，如果上拉电阻器被激活。端口D引脚为三态时复位
状态变为活动状态，即使系统时钟没有运行。
端口D也可以用做其他不同的特殊功能的ATmega64的功能上市
在第78页。
端口E （ PE7..PE0 ）
端口E为8位双向I / O和内部上拉电阻的端口（分别选择
位）。该端口E输出缓冲器有两个吸收大电流对称的驱动特性
和源能力。作为输入使用时，端口E引脚是外部拉低时将输出
当前，如果上拉电阻器被激活。该端口E引脚为三态，当复位
状态变为活动状态，即使系统时钟没有运行。
端口E也可以用做其他不同的特殊功能的ATmega64的功能上市
在第81页。
端口F （ PF7..PF0 ）
端口F作为模拟输入到A / D转换器。
端口F也可以作为8位双向I / O口，如果不使用A / D转换器。
端口引脚可提供内部上拉电阻（选择的每一位） 。该端口F输出
缓冲区有两个和吸收大电流对称的驱动特性。
作为输入，端口F引脚被外部电路拉低时将输出电流上拉
电阻器被激活。该端口F引脚为三态时，复位过程
活性，即使系统时钟没有运行。如果JTAG接口使能，上拉电阻
即使发生复位引脚PF7 （ TDI ） ， PF5 （ TMS ）和PF4 （ TCK ）的职权范围将被激活。
TDO引脚为三态，除非移出数据的TAP状态输入。
端口F也可以作为JTAG接口的功能。
在ATmega103兼容模式下，端口F只能输入端口。
端口G （ PG4..PG0 ）
端口G为5位双向I / O和内部上拉电阻的端口（分别选择
位）。该端口G输出缓冲器有两个吸收大电流对称的驱动特性
和源能力。作为输入使用时，端口G引脚是外部拉低时将输出
当前，如果上拉电阻器被激活。口的引脚处于三态时复位
状态变为活动状态，即使系统时钟没有运行。
端口G也可以用做其他不同的特殊功能。
在ATmega103兼容模式下，这些引脚仅作为选通脉冲信号的
外部存储器，以及输入到32 kHz振荡器，并且引脚被初始化为
PG0 = 1， PG 1 = 1，和PG 2 = 0时异步复位过程
活性，即使系统时钟没有运行。 PG3和PG4是振荡器引脚。
6
ATmega64(L)
2490L–AVR–10/06
ATMEL [ ATMEL CORPORATION ]
