AT93C46E [初步]
实用
描述
该AT93C46E通过一个简单而通用的三线串行通信访问
界面。设备的操作是由主机发出的7指示控制亲
处理器。
有效的指令开始与CS的上升沿
它由一个起始位（逻辑
“1” ），然后加入相应的操作码和所需的存储器地址位置。
表5 。
指令集的AT93C46E
地址
指令
读
EWEN
抹去
写
ERAL
WRAL
EWDS
SB
1
1
1
1
1
1
1
操作码
10
00
11
01
00
00
00
x 16
A
5
−
A
0
11XXXX
A
5
−
A
0
A
5
−
A
0
10XXXX
01XXXX
00XXXX
评论
读取存储在内存中的数据，在指定地址
写使能必须在前面所有的编程模式
擦除存储单元中的
n
−
A
0
写入存储单元中的
n
−
A
0
删除所有存储位置。只适用于V
CC
= 4.5V至5.5V
将所有内存位置。只适用于V
CC
= 4.5V至5.5V
禁用所有的程序指令
读（READ ） ：
在读（ READ ）指令包含地址码为MEM-
储器位置被读出。之后的指令和地址译码，从数据
选择存储位置可在串行输出引脚DO 。输出数据的变化
用的串行时钟SK的上升沿同步。但是应当注意的是，一个
虚位（逻辑“0”）之前的16位数据输出字符串。
擦除/写使能（ EWEN ） ：
为了保证数据的完整性，部分自动进入
进入擦除/写禁止（ EWDS ）状态时，电源首次应用。擦除/写
使能（ EWEN ）指令必须先前的任何编程指令被执行
就可以进行。请注意，一旦在EWEN状态，编程遗体
启用直到EWDS指令被执行或V
CC
电源从部分除去。
擦除（ ERASE ） ：
擦除（ ERASE ）教学计划中规定的所有位
存储单元中的逻辑“1”状态。自定时擦除周期开始后的
擦除指令和地址进行解码。 DO引脚输出就绪/忙状态
的一部分，如果CS被保持低至少250纳秒（T后拉高
CS
). A
逻辑“1”，在销DO表示选定的存储器位置已被删除并且
一部分是准备执行下一条指令。
WRITE （写） ：
写（写）指令包含数据的16位被令状
10到指定的存储单元。自定时编程周期，T
WP
，开始
后数据的最后一位的串行数据输入管脚DI被接收。 DO引脚输出
的一部分，如果CS的准备/繁忙状态而保持低了至少后拉高
250纳秒（T
CS
） 。逻辑“ 0” DO表明编程仍在进行中。逻辑“ 1 ”
表明，在指定的地址的存储单元被写入与
数据模式中包含的指令和部分准备作进一步的说明。
A
如果CS是自我结束后所带来的高准备/繁忙状态无法得到
定时编程周期，T
WP
.
全部清除（ ERAL ） ：
擦除所有（ ERAL ）教学计划中的MEM-每一位
储器阵列的逻辑“1”状态，并且主要是用于测试目的。 DO引脚
输出部分，如果CS的准备/繁忙状态被保持在较低的后拉高
最低250纳秒（T
CS
） 。 ERAL指令只适用于V
CC
= 5.0V
±
10%.
全部写入（ WRAL ） ：
写所有（ WRAL ）指令程序的所有内存位置
与指令指定的数据模式。 DO引脚输出READY / BUSY
5
5207A–SEEPR–1/07
ATMEL [ ATMEL CORPORATION ]
