3.5
PWRGND
地面为42引脚PDIP ,只有连接的I / O焊盘的驱动程序。 PWRGND和GND
通过共同的硅衬底的弱连接,但不通过任何金属链接。该
应用板
必须
无论GND和PWRGND连接到电路板接地。
3.6
端口0
P0口是一个8位漏极开路双向I / O口。作为输出口,每位能驱动6 TTL
输入。当1秒写入端口0引脚,引脚可作为高阻抗输入。
端口0也可以被配置成在访问多路复用的低位地址/数据总线
外部程序和数据存储器。在这种模式下, P0具有内部上拉电阻。
P0口还可在Flash编程接收的字节代码,并输出代码字节很好地协同
荷兰国际集团计划验证。
在程序的验证,需要外部上拉电阻。
3.7
端口1
端口1是一个8位双向I / O和内部上拉电阻的端口。端口1输出缓冲器可
汇/源6 TTL逻辑电平。当1秒写入端口1引脚,它们被拉高弱
内部上拉,并可以作为输入。作为输入使用时, P1口被外部
拉低时将输出电流(I
IL
,150
µ
一个典型的因为内部弱上拉的) 。
一些端口1引脚提供额外的功能。 P1.0和P1.1可以被配置为在
定时器/计数器2的外部计数输入( P1.0 / T2)和定时器/计数器2的触发输入( P1.1 / T2EX )
分别。
此外, P1.4 , P1.5 , P1.6 , P1.7和可配置为SPI的从端口选择,数据
输入/输出和移位时钟输入/输出引脚作为示于下表中。
端口引脚
P1.0
P1.1
P1.4
P1.5
P1.6
P1.7
第二功能
T2 (外部计数输入到定时器/计数器2 ) ,时钟输出
T2EX (定时器/计数器2捕捉/重装触发和方向控制)
SS (从端口选择输入)
MOSI (主数据输出,从机数据输入引脚SPI通道)
MISO (主数据输入,从机数据输出引脚SPI通道)
SCK(主控时钟输出,从机时钟输入引脚SPI通道)
端口1也接收过程中的Flash编程和校验低位地址字节。
3.8
端口2
端口2是一个8位双向I / O和内部上拉电阻的端口。端口2输出缓冲器可
汇/源6 TTL逻辑电平。当1秒写入端口2引脚,它们是拉高由弱
内部上拉,并可以作为输入。作为输入使用时, P2口被外部
拉低时将输出电流(I
IL
,150
µ
一个典型的因为内部弱上拉的) 。
端口2在从外部程序存储器和很好地协同取发出的高位地址字节
ING访问到使用16位地址的外部数据存储器( MOVX @ DPTR ) 。在这
应用程序, P2口使用很强的内部上拉发送1 。在外部访问
使用8位地址( MOVX @ RI)的数据存储器,端口2发出的P2的内容
特殊功能寄存器。
端口2还接收闪光期间的高位地址位和一些控制信号
编程和VERI网络阳离子。
4
AT89S8253
3286L–MICRO–8/08