AT45DB321D
5.设备操作
该设备的操作是通过来自主处理器的指令控制。的指令的列表
与它们相关联的操作码中包含
通过
有效的指令开始的CS其次是适当的8位下降沿
操作码和所需的缓冲或主存储器地址位置。当CS引脚为低电平时，将触发
岭大战SCK引脚控制操作码的负载和所需的缓冲区或主内存
通过SI（串行输入）引脚地址位置。所有的指令，地址和数据都是反式
ferred最显著位（ MSB）开始。
缓冲器寻址的数据闪存标准页面大小（ 528字节）中的被引用
使用的术语BFA9数据表 - BFA0表示要desig-所需的10位地址
缓冲区内的内特一个字节的地址。主内存寻址使用引用
术语PA12 - PA0和BA9 - BA0 ，其中PA12 - PA0表示13位地址
指定页面地址和BA9要求 - BA0表示需要对10位地址
指定页面内的字节地址。
对于二进制页面大小“ 2的幂” （ 512字节）的缓冲区中被引用地址
使用常规术语BFA8数据表 - BFA0表示的9个地址位
到缓冲器中指定一个字节地址必需的。主内存寻址引用
使用术语A21 - A 0，其中A 21 - A9表示到desig-所需的13个地址位
内特页地址和A8 - A0表示指定字节所需的9位地址
在页面中解决。
6.读取命令
通过指定适当的操作码，数据可以从主存储器或从读取任
1两个SRAM数据缓冲区。该数据闪存支持模式0和激流协议
模式3，请参阅“详细的位级读时序”图中这个数据表
于每种模式的时钟周期序列的详细信息。
6.1
连续阵列读取（旧命令： E8H ）：高达66 MHz的
通过提供一个初始地址的主存储器阵列，该阵列的连续读
命令可以被用来从该设备通过顺序地读出的数据的连续流
简单地提供一个时钟信号的装置;没有额外的寻址信息或控制信号需要
来提供。该数据闪存集成了一个内部地址计数器将自动
计数器每个时钟周期，使一个连续的读操作，而不需要
额外的地址序列。从数据闪存标准的页面进行连续读取
大小（ 528字节） ， E8H的操作码，必须移入器件后跟三个地址
个字节（它包括24位页和字节地址序列）和4-不在乎字节。该
第13位（ PA12 - PA0 ）的23位地址序列指定主MEM-的哪一页
储器阵列中读取数据，最后10位（ BA9 - BA0 ）的23位地址序列指定
在页面内起始字节地址。从二进制页面尺寸进行连续读
（ 512字节） ，操作码（ E8H ）必须移入器件后跟三个地址字节
4不在乎字节。第13位（ A21 - A9 ）的22位序列指定的页面
主存储器阵列中读取数据，并在最后9位 - 22-位地址序列（A8 A0）
指定页内的起始字节地址。不在乎跟着地址字节
字节需要初始化读操作。继不在乎字节，额外的时钟
SCK引脚上的脉冲会导致数据上的SO （串行输出）引脚输出。
CS引脚必须的操作码的加载过程中保持较低水平，地址字节，不关心
字节，并且数据的读取。当在一个被达到，主存储器中的页的结束
5
3597N–DFLASH–04/09
ATMEL [ ATMEL CORPORATION ]
