图4-2 。
AT89C5132 84引脚PLCC
(1)
NC
P5.1
P5.0
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P0.4/AD4
P0.5/AD5
VSS
VDD
P0.6/AD6
P0.7/AD7
P4.3/SS
P4.2/SCK
P4.1/MOSI
P4.0/MISO
P2.0/A8
P2.1/A9
P4.7
P4.6
ALE
ISP
P1.0/KIN0
P1.1/KIN1
P1.2/KIN2
P1.3/KIN3
P1.4
P1.5
P1.6/SCL
P1.7/SDA
VDD
PAVDD
FILT
PAVSS
VSS
X2
NC
X1
TST
UVDD
UVSS
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
11
10
9
8
7
6
5
4
3
2
1
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
PLCC84
NC
P4.5
P4.4
P2.2/A10
P2.3/A11
P2.4/A12
P2.5/A13
P2.6/A14
P2.7/A15
VSS
VDD
MCLK
MDAT
MCMD
RST
SCLK
DSEL
DCLK
DOUT
VSS
VDD
注意：
1.对于只开发板。
4.1
信号的
所有AT89C5132信号详述由功能在表1至表14 。
表1中。
端口信号说明
信号
名字
TYPE
描述
端口0
P0是一个8位漏极开路双向I / O口。 P0口具有1秒写入
它们浮起并可以用作高阻抗输入。为了避免任何寄生
消耗电流，浮P0的输入必须被极化，以V
DD
或V
SS
.
端口1
P1是一个具有内部上拉电阻的8位双向I / O口。
备用
功能
P0.7:0
I / O
D+
D-
VDD
VSS
P3.0/RXD
P3.1/TXD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
P3.6/WR
P3.7/RD
AVDD
AVSS
AREFP
AREFN
AIN0
AIN1
P5.2
P5.3
NC
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
AD7 ： 0
P1.7:0
I / O
KIN3 ： 0
SCL
SDA
4
AT89C5132
4173E–USB–09/07
ATMEL [ ATMEL CORPORATION ]
