M67025E
功能说明
该M67025E有两个端口具有独立的控制，地址和I / O引脚，允许
独立的读/写访问的任何存储器位置。这些器件具有一个自动
MATIC断电功能，通过CS控制。 CS控制芯片断电电路
这将导致有关进入待机模式，当没有选择的端口（ CS高点） 。
当一个端口选择访问完整的存储器阵列是允许的。每个端口都有
自己的输出使能控制（ OE ） 。在读取模式下，端口的OE打开输出驱动器上
当设置为低。不冲突的读/写条件示于表1中。
中断标志（INT）允许端口或系统之间的通信。如果用户
选择使用中断功能，存储位置（邮箱或信息中心）是
分配给每个端口。左侧端口的中断标志位（ INT
L
）在正确的端口写入设置
到存储器位置1FFE （十六进制） 。左侧端口通过读取地址清除中断
位置1FFE 。同样，右端口的中断标志位（ INT
R
）当左端口写入设定
到存储器位置1FFF （十六进制） ，并在正确的端口必须读存储器位置1FFF中
为了清除中断标志位（ INT
R
） 。在1FFE或1FFF的16位消息是用户自
定义。如果中断功能没有被使用，地址位置1FFE和1FFF不
保留用于邮件箱，但成为在RAM的一部分。请参阅表3的中断
功能。
仲裁逻辑
仲裁逻辑将解决地址匹配或片选比赛下来到MIN-
的5纳秒imum确定哪个端口访问。在所有的情况下，有源BUSY标志将
设置为禁止端口。
的BUSY标记时两个端口试图访问相同的位置，需要
同时。应此冲突出现时，芯片上的仲裁逻辑将确定哪
端口可以访问，并设置BUSY标志为禁止端口。 BUSY设定速度的
允许处理器存储操作与它相关联的地址和数据。它应该
应当注意，该操作是用于对其中的BUSY置于低端口无效。该inhib-
资讯科技教育口将获得访问时， BUSY变为无效。
将发生冲突时，左，右端口是活动的，这两个地址COIN-
CIDE 。芯片上的仲裁决定在这些情况下的访问。两种模式
仲裁提供： （ 1 ）如果地址匹配，并且是有效的CS前片CON-
CS之间的控制逻辑进行仲裁
L
和CS
R
访问;或（2）如果CS为低前一个
地址匹配，芯片上的控制逻辑的左和右地址之间进行仲裁
访问（参照表4）。在抑制端口的BUSY标志置位，复位时
授予端口访问完成两个仲裁模式运作。
数据总线宽度
扩张
扩展数据总线宽度为32位或更多位的双端口RAM的系统意味着
几个芯片可以同时激活。如果每个芯片都有一个硬件仲裁员，
并且对于每个地址到达的同时一个芯片可以激活期L BUSY
信号的同时，另一种激活它的R BUSY信号。双方现正忙于和
处理器将无限期地等待他们的港口，成为免费的。
为了克服这个“忙锁定功能”的问题， Atmel公司开发了一个主/从
系统采用的是单一的硬件仲裁人位于MASTER 。从机
BUSY输入，允许直接连接到主无需外部元件，给人一种
速度优于其它系统。
当双端口RAM在宽度扩大，从RAM中必须防止
从编写到后BUSY输入已解决。否则，从芯片可能开始
在冲突的情况写周期。相反，在写入脉冲必须延长保持时间
以外的BUSY以确保发生写入周期一次冲突解决。这个定时是
中固有的所有双端口存储器系统，其中多个芯片是活跃的同时。
4
4146J–AERO–06/03
ATMEL [ ATMEL CORPORATION ]
