接口
该TSS901E由以下部分构成（参见图1） ：
•
双向链路信道，
所有包括在DS链路的宏小区（DSM） ，接收
和发送部分（每个都包括的FIFO ）和一个协议处理单元（ PPU） 。
每个通道允许全双工通信可达每个方向200兆比特/秒。
随着协议的命令执行支持通信的更高的水平。
链路断开检测和校验，在令牌的水平执行。一
校验和生成用于检查在数据包级别可以被使能。
发射率是1.25和200兆位/秒之间选择;附加功率
节省模式可以使能，其中，所述传输速率自动降低到10
当只有空令牌正在通过链路传输兆比特/秒。默认传输
麻省理工学院的速率为10Mbit /秒。对于特殊的应用程序的数据传输速率可
编程，甚至低于10 Mbit / s的值;尽可能低的（是内
IEEE- 1355规格）发射率是1.25兆比特/秒（下一个值是2.5和5
兆比特/秒） 。
•
通信存储器接口（ COMI ）
自治区进行访问的
模块来存储数据的通信存储通过链接或读取接收
数据经由链路进行传输。该COMI由个人记忆
地址生成器为每个DS的接收和发送方向上链接信道。
到所述存储器的访问可通过仲裁单元提供一个公平控制的
仲裁方案。两个TSS901E可以无需外部共享一个DPRAM
仲裁。
数据总线宽度为可扩展的（ 8/16/32位），以允许任何灵活的集成
CPU类型。
操作小或大尾数模式是通过内部寄存器进行配置。
主要利益中心地址总线为16位宽允许多达64K字直接访问
在DPRAM 。提供了两个片选信号，让64K分裂
在两个存储体的地址空间。
•
主机控制接口（ HOCI ）
给出的读写访问TSS901E
配置寄存器和到DS链路信道的控制的CPU 。观看
来自CPU的接口的作用类似于外围生成确认
同步数据传输和位于某处的CPU的
地址空间。
数据包可以传送或直接通过HOCI接收。在这种情况下， COM的
通信存储器（DPRAM ）不是严格必要的。然而，在这种情况下
数据包的大小应限制，以避免频繁的CPU相互作用。
数据总线宽度为可扩展的（ 8/16/32位），以允许任何灵活的集成
CPU类型。字节对齐方式可以为很少或大端模式进行配置
通过外部引脚。
此外，该HOCI包含中断了信号的TSS901E能力
提供一个中断输出，中断状态寄存器和中断屏蔽寄存器
到本地CPU 。
一个特殊的引脚提供的TSS901E控制之间选择了HOCI或
链接。如果由链路控制被使能时，主机数据总线作为一个32位的一般用途
造成接口（ GPIO ） 。
•
•
协议命令接口（ PRCI ）
从所有收集的解码命令
PPU的，并通过5个特殊的引脚将它们转发到外部电路。
JTAG测试接口
表示指定的边界扫描测试规定
联合测试行动组（JTAG ）的IEEE标准1149.1 。该TSS901E “
测试访问端口和片上电路是完全符合IEEE 1149.1
规范。测试访问端口使电路的边界扫描测试
连接到TSS901E I / O引脚。
3
TSS901E
版本C - 24 - 8 - 01
ATMEL [ ATMEL CORPORATION ]
