CS5480
2.引脚说明
模式
GNDD
VDDD
XOUT
SSEL
20
24
23
22
21
XIN
RESET
IIN1-
IIN1+
VIN +
VIN-
CS
19
1
2
3
4
5
6
自顶向下（通过包）查看
24引脚QFN封装
18
17
16
15
14
13
SCLK
RX / SDI
TX / SDO
DO3
DO2
DO1
散热垫
7
8
9
10
11
12
VREF-
IIN2+
IIN2-
VREF +
GNDA
时钟发生器
水晶
水晶退房
数字输出
RESET
串行数据I / O
串行时钟输入
串行模式选择
芯片选择
操作模式选择
1,24
辛， XOUT
- 连接到外部石英晶体。可替换地，外部时钟可以是
提供给XIN引脚提供系统时钟器件。
数字引脚和串行数据I / O
13,14,15
DO1 ， DO2 ， DO3
- 为能量脉冲可配置数字输出，中断，篡改指示，
能量的方向，和零交叉。
2
16,17
18
20
19
21
5,6
4,3,8,7
10,9
RESET
- 用于复位芯片的有源低施密特触发器输入。
TX / SDO ， RX / SDI
- UART / SPI串行数据输出/输入。
SCLK
- 串行时钟的SPI 。
SSEL
- 选择串行接口， UART或SPI™的类型。 1逻辑电平 - UART
选择。逻辑0电平 - SPI选择。
CS
- 芯片选择的UART / SPI 。
模式
- 连接到VDDA正常工作。
模拟量输入/输出
电压输入
电流输入
参考电压
VIN + ， VIN-
- 差分模拟输入电压信道。
IIN1 + ， IIN1- ， IIN2 + ， IIN2-
- 差分模拟输入端的电流通道。
VREF + ， VREF-
- 内部参考电压。 0.1μF旁路电容是必需的
与这两个引脚。
电源连接
内置数字电源
数字地
正模拟电源
模拟地
23
22
12
11
-
VDDD
- 解耦脚为内部1.8V数字电源。一个0.1μF的旁路电容
该引脚与GNDD之间所需。
GNDD
- 数字地。
VDDA
- 正3.3V模拟电源。
GNDA
- 模拟地。
没有电气连接。
散热垫
6
VDDA
DS980F2
APEX [ CIRRUS LOGIC ]
