AIT1042
表6 ：数字2线接口规格
(T
C
= + 55 ° C， VDD = 5.0 V，参考。图3）
参数
CLK频率
Logic High Input (pins 23, 24)
Logic Low Input (pins 23, 24)
Logic Input Current Consumption (pins 23, 24)
Address Select Input Current Consumtion (pin 25)
数据灌电流
(2)
一个STOP和START之间的总线空闲时间
条件
保持时间（重复）启动条件。在此之后
期间，所述第一时钟脉冲。
CLK的低电平周期
CLK的高电平期间
建立时间为一个重复启动条件
Data Hold Time (for 2-wire bus devices)
数据建立时间
上升DATA和CLK信号的时间
秋天数据和CLK信号的时间
建立时间为停止条件
容性负载为每个公交专线
符号
f
CLK
V
H
V
L
I
登录
I
AS
I
AK
t
BUF
t
HD ; STA
t
低
t
高
t
SU ; STA
t
HD ; DAT
t
SU ; DAT
t
R
t
F
t
SU ; STO
C
b
民
1
2.0
-
-
-
-
1.3
0.6
1.3
0.6
0.6
0.0
100
20 + 0.1C
b
(1)
20 + 0.1C
b
(1)
0.6
-
最大
400
-
0.8
10
10
4.0
-
-
-
-
-
0.9
-
300
300
-
400
单位
千赫
V
V
A
A
mA
s
s
s
s
s
s
ns
ns
ns
s
pF
注意事项：
（1） Cb为以pF一条总线线路的总电容。
（ 2）在应答脉冲最大0.8 V电平。
3.所有的计时值被称为最小V
H
和最大V
L
的水平。
数据
t
F
CLK
S
t
低
t
R
t
SU ; DAT
t
F
t
HD ; STA
t
SP
t
R
t
BUF
t
HD ; STA
t
HD ; DAT
t
高
t
SU ; STA
图3 ： 2线串行数据输入时序
初步数据表 - 版本1.0
02/2009
Sr
t
SU ; STO
P
S
6
ANADIGICS [ ANADIGICS, INC ]
