440EPx - PPC440EPx嵌入式处理器
版本1.26 - 2007年10月15日
初步数据表
框图
图2. PPC440EPx功能框图
10
外
中断
时钟
控制,
RESET
计时器
MMU
UIC
PPC440
处理器
FPU
JTAG
32KB
D-缓存
安全
(可选)
跟踪
32KB
I-缓存
SRAM
16KB
PLB ( PLB4-128位)
PLB- PLB
桥梁
PLB ( PLB3-64位)
DCR总线
外
外设
调节器
NAND
FL灰
调节器
PCI
桥
动力
MGMT
DCRS
83MHz的最大
- 30位地址
- 52位/ 16位数据
66MHz的最大
- 32位
- 6设备
OPB OPB OPB
DMA
控制器桥桥桥
DDR2/1
SDRAM
调节器
333MHz的最大
数据速率
- 14位地址
- 32分之64位数据
OPB
桥
DMA
调节器
GPT
OPB 1
OPB 2
片上外设总线( OPB 0 )
设备
主持人
MAL
USB 2.0
ETHERNET
10/100/1000
x2
ZMII
RGMII
GPIO
SPI
IIC
x2
BSC
UART
x4
2.0 PHY
D+/D−
该PPC440EPx是使用IBM的CoreConnect总线上的芯片(SOC)的系统
™
体系结构。
地址地图
该PPC440EPx集成了两个地址映射。第一个是固定的处理器,系统内存地址映射。
这个地址映射定义了处理器可以访问不同的地址区的可能的内容。该
二是DCR地址映射为设备配置寄存器( DCRS ) 。在DCRS由软件访问
通过使用该PPC440EPx处理器上运行的
mtdcr
和
mfdcr
指令。
6
AMCC专有