版本1.07 - 2007年9月10日
数据表
SDRAM内存控制器
该PPC405EP内存控制器核心，提供了低延迟访问路径SDRAM内存。各种
系统的内存配置支持。内存控制器最多支持两个物理存储。最多
每个银行的256MB支持，最高可达512MB的。内存时序，地址和银行大小和
内存的寻址方式是可编程的。
功能包括：
•
•
•
•
•
•
•
•
•
•
•
11x8到13x11寻址SDRAM （ 2组）
32位内存接口支持
可编程的地址比较的内存每家银行
工业标准168针DIMM的支持（某些配置）
高达133MHz的内存支持的266MHz的处理器
高达111MHz的内存支持的333MHz的处理器
4MB每家银行为256MB
可编程地址映射和定时
自动刷新
最多4个打开的网页页面访问模式
电源管理（自刷新）
外围总线控制器（ EBC ）
•
•
•
•
•
•
•
支持ROM ， EPROM ， SRAM ， Flash，或者从外围五家银行
高达66MHz的操作
突发和非突发设备
8位和16位字节寻址数据总线宽度支持
在准备，同步或异步锁存数据
可编程2K时钟超时计数器，禁止用于就绪
每个器件的可编程访问时序
- 0-255等待状态非爆破设备
- 0-31一阵等待状态的第一次访问，最多7个等待状态的后续访问
- 可编程CSON ， CSoff相对地址
- 可编程OEon ， WEon ， WEoff （0至3个时钟周期）相对于连拍
可编程地址映射
外围设备与外部“准备就绪”踱步
•
•
DMA控制器
•
•
•
•
•
•
支持存储器到存储器的传输
四通道
分散/聚集能力的编程多个DMA操作
32位寻址
地址递增或递减
内部32字节的数据的缓冲能力
AMCC
9
AMCC [ APPLIED MICRO CIRCUITS CORPORATION ]
