MAX 3000A可编程逻辑器件系列数据手册
对于已注册的函数，每个宏单元触发器可以单独
编程以实现D，T， JK或SR运行具有可编程
时钟控制。触发器可以被绕过的组合操作。
在设计输入，设计人员指定所需的触发器类型;该
Altera开发系统软件，然后选择最有效的
每个注册的功能，优化资源触发器操作
利用率。
每一个可编程寄存器的时钟可以在三种不同的模式：
■
■
■
全局时钟信号模式的，实现最快的时钟到输出
性能。
由高电平有效的时钟使能全局时钟信号使能。时钟
使由一个乘积项产生的。此模式提供一个使能
每个触发器，同时仍实现了快速的时钟到输出
全局时钟的性能。
用乘积项阵列时钟来实现。在这种模式下，
触发器的时钟可以通过埋宏单元或I / O引脚的信号。
2个全局时钟信号在MAX 3000A器件提供。如图所示
in
这些全局时钟信号可以是真实的或的补
两个全局时钟管脚或者，
GCLK1
or
GCLK2.
每个寄存器还支持异步预置和清除功能。如
所示
产品期限选择矩阵分配乘积项
来控制这些操作。虽然产品的长期驱动预设
从寄存器明确高电平有效，低电平有效控制可
通过反转逻辑阵列内的信号中获得。此外，每个
寄存器清零功能可以由低电平有效的被单独驱动
专用的全局清零引脚（ GCLRn ） 。
在上电时所有寄存器均被清零。默认情况下，所有已登记的输出
驱动低时，该设备上电。您可以设置注册
输出驱动电时高通在Quartus
®
II软件。
Quartus II软件使用非门回推法，即用一个
额外的宏来设置输出高电平。设置这个在Quartus II
软件，到分配编辑器并设置
电电平
分配的寄存器
高。
Altera公司。
7
ALTERA [ ALTERA CORPORATION ]
