第3章： JTAG和在系统可编程
IEEE标准。 1149.1 （ JTAG ）边界扫描支持
3–3
表3-3 。
32位MAX II器件IDCODE （ 2/2 ）
二进制IDCODE （32位）
(1)
设备
EPM240Z
EPM570Z
注释
（ 1）最显著位（MSB）是在左侧。
（2）在
IDCODE的
至少显著位（LSB）始终为1 。
VERSION
（4比特）
0000
0000
产品型号
0010 0000 1010 0101
0010 0000 1010 0110
生产厂家
身份证（ 11位）
000 0110 1110
000 0110 1110
最低位
（ 1位）
(2)
1
1
HEX IDCODE
0x020A50DD
0x020A60DD
f
对于JTAG AC特性，请参考
在第一章
该
MAX II器件手册。
有关JTAG BST的更多信息，请参阅
在章
MAX II器件手册。
f
JTAG模块
在MAX II JTAG模块功能允许您访问JTAG TAP和状态信号
时，无论是
USER0
or
USER1
指令发出到JTAG TAP 。该
USER0
和
USER1
说明通过用户带来的JTAG边界扫描链（ TDI ）
逻辑，而不是MAX II器件的边界扫描单元。每
用户
指令
允许一个独特的用户定义的JTAG链入逻辑阵列。
并行闪存加载程序
该JTAG模块能够JTAG接口对非JTAG器件非常适用于常规 -
需要目的快闪存储器装置（例如， Intel或富士通的设备上）
在线测试过程中编程。所述快闪存储器装置可用于FPGA的
构或为系统存储器的一部分。在许多情况下， MAX II器件是
已经连接到这些设备称为之间的配置的控制逻辑
FPGA和闪存设备。不同的ISP功能的CPLD器件，大容量闪存器件做
没有JTAG TAP引脚或连接。对于小的闪存器件时，通常使用
所连接设备的串行JTAG扫描链编程非JTAG闪存
装置。这是缓慢和低效率的，在大多数情况下，也是不切实际的大型并行
闪存设备。使用MAX II器件的JTAG模块作为并行闪存加载器，用
Quartus II软件，编程和验证闪存中的内容提供了一种快速且经济
在电路编程的测试过程中有效的手段。
显示MAX II
被用作并行闪存加载器。
ALTERA [ ALTERA CORPORATION ]
