1.引言
MII51001-1.8
介绍
最大
®
II系列瞬时接通，非易失性的CPLD是基于0.18微米，6-第一层
金属闪光过程中，从240至2,210个逻辑单元（LE ），密度（ 128〜 2210
等效宏单元）和8千位的非易失性存储。 MAX II器件提供高
I / O数量，快速的性能，可靠的装修与其他CPLD体系结构。
拥有多电压内核，用户闪存（ UFM ）块，并增强系统
可编程性（ ISP ） ， MAX II器件被设计来降低成本和功耗，同时
的应用，如总线桥接提供的可编程解决方案， I / O
扩张，上电复位（ POR）和顺序控制和设备配置
控制权。
特点
在MAX II CPLD具有以下特点：
■
■
■
■
■
■
■
低成本，低功耗CPLD
瞬时上电，非易失性建筑
待机电流低至29 μA
提供快速的传输延迟和时钟到输出时间
提供了四个全局时钟有两个时钟可供每个逻辑阵列模块（ LAB ）
UFM方框高达8 Kbits的非易失性存储
多电压内核使外部电源电压的任何设备3.3 V / 2.5 V
或1.8 V
多电压I / O接口，支持3.3 V ， 2.5 V， 1.8 V和1.5 V逻辑电平
总线型架构，包括可编程转换速率，驱动强度，巴士─
持和可编程上拉电阻
施密特触发器能够容忍的噪声输入（每个引脚可编程）
I / O是完全兼容的外围组件互连特别
兴趣小组（ PCI SIG ）， PCI本地总线规范2.2修订版3.3 -V
工作在66 MHz的
支持热插拔
内置的联合测试行动组（JTAG）的边界扫描测试（BST ）电路
符合IEEE标准。 1149.1-1990
ISP电路，符合IEEE标准。 1532
■
■
■
■
■
■
■
ALTERA [ ALTERA CORPORATION ]
