功能说明
■
■
■
■
■
■
■
■
硬件符合IEEE标准。 1532在系统
编程（ISP）的规范
通过果酱标准测试和编程语言支持ISP
（ STAPL ）
支持联合测试行动组（ JTAG ）边界扫描
nINIT_CONF
引脚允许专用的JTAG指令来启动FPGA
CON组fi guration
内部上拉电阻
nINIT_CONF
始终启用
用户可编程的内部弱上拉电阻上
NCS
和
OE
引脚
外置闪光灯接口地址内部弱上拉电阻
和控制线，总线保持数据线
待机模式下降低功耗
f
有关FPGA配置方案和先进的更多信息
功能，是指在适当的FPGA系列章
配置手册。
Altera的增强配置器件是单器件，高速，
非常高密度FPGA高级配置解决方案。核心
的增强结构元件被分成两个主要模块，一
配置控制器和快闪存储器。闪速存储器是用来
对于由一个或多个Altera公司的系统存储配置数据
FPGA中。闪速存储器的未用部分可被用来存储
处理器的代码或数据，可以经由外部闪光灯接口访问
经过FPGA配置完成。
1
外置闪光灯接口在EPC16当前支持
和EPC4设备。有关使用此功能的信息
EPC8设备，联系Altera应用。
实用
描述
增强型配置器件具有3.3 V内核和I / O接口。
控制器芯片是实现各个同步系统
接口和功能。
示出的方框图
增强型配置的设备。该控制器芯片具有三个
独立的接口：
■
■
■
控制器和Altera公司之间的配置界面
的FPGA （多个）
控制器上的JTAG接口，可在系统
闪速存储器的编程（ISP）的
外部闪存接口控制器股与外部
处理器或FPGA实现的Nios
®
嵌入式处理器
（ ISP和配置后，界面中提供）
2–2
配置手册，第2卷
Altera公司。
2005年8月
ALTERA [ ALTERA CORPORATION ]
